汽車電子EMC汽車系統(tǒng)ASIC、ASSP和電磁兼容性(EMC)設計

現代汽車中的電子設備不斷增多，因而越來越需要采用良好的設計，以滿足主要的電磁兼容性標準的要求。同時，越來越高的集成度也讓汽車設計師們急需系統(tǒng)芯片專用集成電路和專用標準產品解決方案，它們可以替換多個分立元件。本文探討了汽車設計師所面臨的一些電磁兼容性和集成電路(IC)問題。

現代汽車中的電子設備在以持續(xù)強勁的勢頭不斷發(fā)展著 — 工程師們?yōu)槠嚨氖孢m、安全、娛樂、動力傳動、發(fā)動機管理、穩(wěn)定和控制應用研制出越來越復雜的解決方案。而且，先進的電子設備也得到越來越普遍的應用。因此，如今甚至是最為普通的汽車也裝配有在幾年前還只專屬于高端汽車的電子設備。

在過去，舒適和方便性等非關鍵應用促進了汽車電子應用的發(fā)展。就像電動窗或中控鎖一樣，這些電子應用只是替換了現有的機械系統(tǒng)。最近，汽車電子設備的范圍擴展至支持一些關鍵的應用，例如發(fā)動機優(yōu)化、主動與被動安全系統(tǒng)和包括全球定位系統(tǒng)在內的一些先進的信息娛樂系統(tǒng)。

我們目前正在進入汽車電子發(fā)展的第三個階段。在這一階段，電子設備不僅僅起到支持關鍵功能的作用，而且是控制這些關鍵功能 — 不論是提供重要的駕駛員信息和控制發(fā)動機，還是防撞擊探測與預防、進行線控制動與駕駛和智能化氣候控制等。正像您想象的那樣，這些應用需要成本低、安裝簡便， 并且智能化和穩(wěn)定性越來越高的電子解決方案。

速度和成本因素促進了“通用型”嵌入式硬件電子平臺的誕生。這些平臺可提供基本的或常見的硬件功能，并且可通過專門的應用軟件定制提供同一汽車系列中不同型號所需要的功能，甚至也可為不同的汽車制造商定制功能。系統(tǒng)芯片(SoC)半導體解決方案將多種功能集成在一個集成電路中，這樣可減少組件數量和降低空間要求，同時確保長期可靠性，這對于開發(fā)成功的通用型嵌入式電子平臺極為重要。

電磁兼容性

隨著汽車電子設備的不斷增多和復雜電子模塊在汽車各個部位的應用越來越廣泛，電磁兼容性問題也越來越成為工程師們所面臨的設計挑戰(zhàn)。其中三個主要問題是：

(a) 如何將電磁敏感度降到最低，以使電子設備不受手機、全球定位系統(tǒng)或信息娛樂設備等其它電子系統(tǒng)的電磁發(fā)射的影響。

(b) 如何保護電子設備不受惡劣汽車環(huán)境的影響，包括供電系統(tǒng)的瞬變和開關燈和起動電機等大負載或電感負載時的干擾。

(c) 如何盡量減少可對其它汽車電子電路造成影響的電磁發(fā)射。

而且，隨著系統(tǒng)電壓的增加、車輛電子設備的增多和更多高頻電子設備造成的頻率上升，這些問題也變得越來越富挑戰(zhàn)性。此外，許多電子模塊現在也會與線性度差和零點偏移大的低功率廉價傳感器進行接口。這些傳感器依賴小信號，電磁干擾對它們的正常工作將是災難性的。

兼容性測試、預兼容性測試和標準

這些問題意味著汽車電磁兼容性測試已成為汽車設計的基本要素。兼容性測試已在汽車制造商、他們的供應商和各立法機構間標準化。越晚發(fā)現電磁兼容性問題，就越難識別其根本原因，解決方案也可能將更為有限和昂貴。因此，在流程的所有階段均考慮電磁兼容性問題是一個基本做法---從集成電路設計和印刷電路板布局到模塊安裝和最終的汽車布局設計。為了簡化這一流程，在模塊和集成電路階段考慮電磁兼容性問題的預兼容性測試已經標準化。

設計符合電磁兼容性要求的集成電路和模塊

對于集成電路來說，有三種主要的電磁兼容性標準： 電磁發(fā)射標準 - IEC 61967：測量150千赫至1千兆赫范圍內的輻射和傳導性電磁發(fā)射電磁敏感度標準 - IEC 62132：測量150千赫至1千兆赫范圍內的電磁抗擾性 瞬態(tài)標準 - ISO 7637：道路車輛的傳導和耦合造成的電氣干擾。

那么，系統(tǒng)設計師如何確保他們的系統(tǒng)芯片和最終的模塊滿足以上標準?傳統(tǒng)的SPICE模型等此時已毫無用處，因為電磁場與SPICE模擬環(huán)境不兼容。因為芯片和整個組件的尺寸遠小于電磁信號的波長(1千兆赫時波長為30厘米，遠遠大于集成電路尺寸)，在集成電路水平，電磁場僅使用電場建立模型是足夠準確的。值得注意的是，輻射發(fā)射和敏感度對于集成電路來說并不是主要問題;而主要問題的是傳導發(fā)射和對印刷電路板和線束上有效天線的敏感性。

采用幾種技術來確保滿足電磁兼容性的要求，我們將逐一看看電磁發(fā)射和電磁敏感度這兩個問題。

電磁發(fā)射

電磁發(fā)射由作為天線的外部環(huán)路中的高頻電流而產生。這些高頻電流的來源包括對如數字信號處理和時鐘驅動器這樣的核心數字邏輯的翻轉(同步邏輯會產生含有大量高頻成分的又大又尖的電流峰值)、模擬電路的動作、開關數字輸入/輸出腳和為印刷電路板及線束提供高電流峰值的高功率輸出驅動器。為了盡量減少這些因素的影響，設計師應該在盡可能的情況下使用低功率電路，這可能包括降低或使用自適應電源電壓或將時鐘信號分布在整個頻域內的架構。通過關閉數字系統(tǒng)中不用的部分也可減少一個時鐘周期內開關元件的數量。除此以外，對時鐘和驅動器信號上升/下降沿斜率加以控制以放緩開關邊緣并提供軟開關特性也有助于減少電磁發(fā)射。最后，設計師也應仔細研究外部的和芯片的布局方法。例如，使用“雙絞”線的差分輸出信號產生的電磁發(fā)射更少，對電磁發(fā)射也更不敏感。確保電源和地彼此靠近和使用高效電源去耦也是減少電磁發(fā)射的簡單方法。

電磁敏感度

整流/抽運、寄生器件、電流和功率消耗是低電磁敏感度的三個最嚴重的干擾效應。高頻電磁功率部分由集成電路吸收，因而可造成一些干擾，包括向高阻抗節(jié)點輸出高頻高電壓和向低阻抗節(jié)點輸出高頻大電流。

盡量減少電磁敏感度影響的一個重要方法是讓電路對稱，從而避免整流的可能性。方法是使用差分電路拓樸結構和布局。即使在應用(如使用傳感器)中需要小信號，可處理較大共模信號的拓樸結構也可在大范圍電磁信號的情況下幫助系統(tǒng)保持為線性狀態(tài)。通過濾波方式限制敏感裝置的頻率輸入范圍是經常使用的另一種方法，特別是采用片上濾波器。采用高共模抑制比(CMRR)和電源抑制比(PSRR)設計也可讓電路避免發(fā)生整流現象，減小內部節(jié)點阻抗和將所有敏感節(jié)點放在芯片上也會產生此效果。最后，為了避免或控制寄生器件和電流，使用保護裝置限制超越電磁敏感度抑制水平是非常重要的。這有助于避免整流并將信號電平保持成對稱狀態(tài)，盡量減少基板電流和放掉關鍵位置的電流也是十分重要的。