一種直接測(cè)量運(yùn)算放大器輸入差分電容的方法

輸入電容可能會(huì)成為高阻抗和高頻運(yùn)算放大器(op amp)應(yīng)用的一個(gè)主要規(guī)格。值得注意的是，當(dāng)光電二極管的結(jié)電容較小時(shí)，運(yùn)算放大器的輸入電容會(huì)成為噪聲和帶寬問題的主導(dǎo)因素。運(yùn)算放大器的輸入電容和反饋電阻在放大器的響應(yīng)中產(chǎn)生一個(gè)極點(diǎn)，從而影響穩(wěn)定性并增加較高頻率下的噪聲增益。因此，穩(wěn)定性和相位裕量可能會(huì)降低，輸出噪聲可能會(huì)增加。實(shí)際上，以前的一些C_DM（差模電容）測(cè)量技術(shù)依據(jù)的是高阻抗反相電路、穩(wěn)定性分析以及噪聲分析。這些方法可能會(huì)非常繁瑣。

在諸如運(yùn)算放大器之類的反饋放大器中，總有效輸入電容由C_DM與負(fù)輸入共模電容（或?qū)Φ氐腃_CM–）并聯(lián)組成。C_DM難以測(cè)量的原因之一是運(yùn)算放大器的主要任務(wù)是防止兩個(gè)輸入不相關(guān)。與測(cè)量C_DM的難度相比，直接測(cè)量對(duì)地的正輸入共模電容C_CM+相對(duì)容易一些。在運(yùn)算放大器的同相引腳上放置一個(gè)較大的串聯(lián)電阻并施加正弦波或噪聲源，就可以使用網(wǎng)絡(luò)分析儀或頻譜分析儀來(lái)測(cè)量由運(yùn)算放大器輸入電容而產(chǎn)生的-3 dB的頻率響應(yīng)。假定C_CM+和C_CM–相同，特別是對(duì)于電壓反饋放大器。但是，這些年來(lái)，測(cè)量C_DM變得日益困難；運(yùn)算放大器的固有特性會(huì)迫使其輸入相等，從而自舉C_DM，因此所使用的各種不同的技術(shù)都無(wú)法令人滿意。當(dāng)輸入被強(qiáng)制分開并進(jìn)行電流測(cè)量時(shí)，輸出將試圖進(jìn)行對(duì)抗。檢測(cè)C_DM的傳統(tǒng)方法是間接測(cè)量，該方法依賴于相位裕度的降低，且因并聯(lián)使用C_CM–等其他電容而變得更復(fù)雜。

我們希望待測(cè)運(yùn)算放大器能夠像客戶平時(shí)的用法一樣，在閉環(huán)條件下正常運(yùn)行并執(zhí)行功能。建議的一種可行方法是分離輸入并進(jìn)行輸出削波，但是這可能會(huì)使內(nèi)部電路無(wú)法工作（取決于運(yùn)算放大器拓?fù)洌?，因此?shí)測(cè)電容可能無(wú)法反映實(shí)際工作電容。在這種方法中，不會(huì)對(duì)輸入進(jìn)行過度分離，以避免輸入級(jí)的非線性以及過多的輸出擺幅或削波。本文將介紹一種簡(jiǎn)單直接的C_DM測(cè)量方法。

圖1.直接測(cè)量LTspice中的C_DM阻抗。繪制V_(r)/I_(R1)曲線以獲得阻抗。在本例中，在1 MHz頻率下，

-89.996°時(shí)Z為19.89437kΩ (10^(85.97/20))，利用公式C = 1/(2π × Z × Freq)，Z正好為8 pF。

測(cè)量C_DM的新方法

作者決定只使用增益為1的緩沖電路，并使用電流源激勵(lì)輸出和反相輸入。輸出和反相輸入將僅在運(yùn)算放大器允許的范圍內(nèi)變動(dòng)。在低頻下，輸出的變動(dòng)很小，因此通過C_DM的電流會(huì)很小。而在過高頻率下，測(cè)試可能會(huì)無(wú)效，況且結(jié)果也沒用。但在中頻下，運(yùn)算放大器的增益帶寬會(huì)下降，但不至于太低，輸出變動(dòng)仍可提供足夠大的電壓激勵(lì)和可測(cè)量的通過C_DM的電流。

LTspice^?的本底噪聲幾乎不受限制，因此可以進(jìn)行簡(jiǎn)單的測(cè)試仿真，如圖1所示。當(dāng)發(fā)現(xiàn)該技術(shù)在LTspice中相當(dāng)準(zhǔn)確有效后，接下來(lái)的問題就是“我可否在現(xiàn)實(shí)世界中獲得足夠的SNR以進(jìn)行良好的測(cè)量？”

該相位角幾乎等于-90°，這表明阻抗是容性的。2 pF共模電容不會(huì)破壞測(cè)量，因?yàn)镃_CM–不在路徑中，且1/(2 × π × Freq × C_CM+) >> 1 Ω。

挑戰(zhàn)：找到合適的設(shè)備和實(shí)際測(cè)試設(shè)置

如圖1所示，將2 kΩ電阻串聯(lián)在運(yùn)算放大器的輸出端，以將激勵(lì)從電壓源轉(zhuǎn)換為電流源。這將允許節(jié)點(diǎn)“r”中存在小電壓（它不會(huì)與在運(yùn)算放大器的同相引腳中所看到的電壓相差太遠(yuǎn)），并將導(dǎo)致小電流流入待測(cè)C_DM的輸入端之間。當(dāng)然，現(xiàn)在的輸出電壓很?。ㄓ纱郎y(cè)器件(DUT)進(jìn)行緩沖），而且C_DM中的電流也很小（在本仿真中為57 nA），因此在工作臺(tái)上使用1 Ω電阻進(jìn)行測(cè)量將很困難。LTspice.ac和LTspice.tran仿真沒有電阻噪聲，但現(xiàn)實(shí)世界中的1 Ω電阻具有130 pA/√Hz的噪聲，從我們預(yù)期的57 nA電容電流中只能產(chǎn)生57 nV信號(hào)。進(jìn)一步的仿真表明，用50Ω或1 kΩ代替R1不會(huì)導(dǎo)致在目標(biāo)帶寬范圍內(nèi)的頻率下流入C_CM+的損耗電流過大。為了獲得比簡(jiǎn)單電阻更好的電流測(cè)量技術(shù)，可使用跨阻放大器(TIA)代替R1。TIA輸入會(huì)連接到運(yùn)算放大器的同相引腳，在該引腳上需要電流，同時(shí)電壓固定為虛地以消除C_CM–中的電流。事實(shí)上，這正是Keysight/Agilent HP4192A等四端口阻抗分析儀的實(shí)現(xiàn)方式。HP4192A可以在5 Hz至13 MHz的頻率范圍內(nèi)進(jìn)行阻抗測(cè)量。市場(chǎng)上采用相同阻抗測(cè)量技術(shù)的一些新設(shè)備包括具有10 Hz至120 MHz范圍的E4990A阻抗分析儀和具有20 Hz至2 MHz范圍的精密LCR表（如Keysight E4980A）。

如下面圖2測(cè)試電路所示，由于阻抗分析儀內(nèi)部的TIA，運(yùn)算放大器的同相引腳保持虛地狀態(tài)。正因如此，C_CM+的兩個(gè)端子都被視為處于地電位，因此不會(huì)影響測(cè)量。DUT的C_DM兩端產(chǎn)生的小電流將流經(jīng)TIA的反饋電阻R_r，然后由內(nèi)部電壓表進(jìn)行測(cè)量。

圖2.C_DM測(cè)試電路

任何使用自動(dòng)平衡電橋1阻抗測(cè)量方法的四端口設(shè)備都是測(cè)量C_DM的合適選擇。它們?cè)O(shè)計(jì)為從內(nèi)部振蕩器產(chǎn)生正弦波，該內(nèi)部振蕩器以零為中心點(diǎn)，具有正負(fù)擺幅，可用于雙電源供電。如果運(yùn)算放大器DUT由單電源供電，則應(yīng)調(diào)整偏置功能，以使信號(hào)不會(huì)發(fā)生對(duì)地削波。圖3中使用了HP4192A，并顯示了與DUT的詳細(xì)連接。

圖3.C_DM直接測(cè)量方法的測(cè)試設(shè)置

圖4顯示了確切的測(cè)試設(shè)置，以使電路板和連線對(duì)C_DM的寄生電容貢獻(xiàn)極小。任何通用電路板均可用于低速運(yùn)算放大器，而高速運(yùn)算放大器則需要更嚴(yán)格的PCB板布局。垂直接地的銅分隔板能確保輸入端和輸出端看不到與DUT C_DM平行的其他場(chǎng)路徑。

圖4.HP4192A設(shè)置電路板演示。右側(cè)為通過2 kΩ的激勵(lì)和電壓回讀。

所用DUT是貼于LB2223實(shí)驗(yàn)板上的8引腳SO封裝的LT1792。TIA位于HP4192A內(nèi)部的左側(cè)。

結(jié)果與討論

首先，在測(cè)量電路板的板電容時(shí)沒有使用DUT。圖4所示電路板的測(cè)量條件是16 fF電容且沒有DUT。這是一個(gè)相當(dāng)小的電容，可以忽略不計(jì)，因?yàn)橥ǔ_DM的預(yù)期值為幾百至幾千fF。

Most JFET and CMOS input op amps were measurable using this new C_DM measurement使用這種新的C_DM測(cè)量技術(shù)，可以測(cè)量大多數(shù)JFET和CMOS輸入型運(yùn)算放大器。為了說明該方法，以測(cè)量低噪聲精度JFET運(yùn)算放大器LT1792為例。下表列出了在一定頻率范圍內(nèi)的阻抗(Z)、相位角(θ)、電抗X_S和C_DM的計(jì)算值。當(dāng)相位角為-90°時(shí)，阻抗表現(xiàn)為純?nèi)菪浴?/p>

表1.電源為±15 V時(shí)，LT1792在不同頻率下的阻抗測(cè)量

上述表1給出了在500 kHz至5 MHz頻率范圍內(nèi)的測(cè)量結(jié)果。在該頻率范圍內(nèi)的相位接近于純?nèi)菪裕ㄏ辔唤菫?89°至-90°）。同時(shí)，電抗XS決定了總輸入阻抗，即Z≈X_S。C_DM的計(jì)算平均值約為10.2 pF。最高測(cè)量頻率為5 MHz，因?yàn)樵撈骷拑H可達(dá)5.6 MHz。更低頻率下的結(jié)果變得非相干。推測(cè)這是由于運(yùn)算放大器的行為使輸出電壓降低，C_DM電流迅速消減，同時(shí)X_S阻抗在低頻時(shí)變大。

還應(yīng)在每個(gè)階躍頻率處檢查運(yùn)算放大器的輸出，以確保它不會(huì)被阻抗分析儀產(chǎn)生的信號(hào)過驅(qū)。來(lái)自HP4192A的該信號(hào)的幅度可在0.1 V至1.1 V范圍內(nèi)調(diào)節(jié)，這剛好足以在運(yùn)算放大器的輸出中產(chǎn)生擺動(dòng)，并使反相輸入引腳中的電壓電平略微發(fā)生變動(dòng)。圖5顯示了頻率為800 kHz時(shí)，運(yùn)算放大器輸出端的峰峰值無(wú)失真信號(hào)（綠色信號(hào)）為28 mV。2.76 V峰峰值幅度(1 V rms)的黃色信號(hào)是直接從分析儀的振蕩輸出端口探測(cè)得的。公平起見，可以任意決定不允許輸出失真，不論是對(duì)DUT還是對(duì)HP4192A檢波器。盡管該設(shè)置相對(duì)來(lái)說并不受探頭效應(yīng)的影響，但在獲取阻抗和相位的實(shí)際數(shù)據(jù)時(shí)已經(jīng)將探頭移除。

圖5.在HP4192A“Osc”輸出端口和運(yùn)算放大器輸出引腳探測(cè)到的輸出。

我們進(jìn)行了在不同電源電壓下測(cè)量C_DM的測(cè)試。C_DM對(duì)電源和共模電壓的依賴性會(huì)隨運(yùn)算放大器的不同而有所不同；不同的拓?fù)浜途w管類型預(yù)計(jì)會(huì)導(dǎo)致高壓電源和低壓電源不同的結(jié)寄生效應(yīng)。表2給出了電源穩(wěn)定在±5 V范圍內(nèi)LT1792的結(jié)果。C_DM的測(cè)量平均值為9.2 pF，與采用±15 V電源時(shí)的結(jié)果10 pF相當(dāng)接近。因此，可以得出結(jié)論，LT1792的C_DM不會(huì)隨電源電壓的改變而發(fā)生顯著變化。這與其C_CM形成了鮮明的對(duì)比，后者會(huì)隨電源電壓發(fā)生顯著變化。

表2.電源為±5 V時(shí)，LT1792在不同頻率下的阻抗測(cè)量

同時(shí)，雙極性輸入運(yùn)算放大器幾乎與其FET同類產(chǎn)品一樣簡(jiǎn)單。但是，由于它們與C_DM電流并聯(lián)，因此它們的高輸入偏置電流和電流噪聲較為明顯。此外，雙極性差分對(duì)輸入內(nèi)在的固有差分電阻R_DM也與C_DM并聯(lián)。表3以低噪聲精密放大器ADA4004為例，顯示了其阻抗測(cè)量。顯然，相位并不表示純?nèi)菪孕袨?，因?yàn)樗h(yuǎn)離-90°。盡管4 MHz、5 MHz和10 MHz頻率非常接近，但并聯(lián)等效阻抗RC模型將適合本例，以便能夠從其他電阻中提取出C_DM。因此，表3中顯示了在一定頻率范圍內(nèi)的并聯(lián)電導(dǎo)GP、電納BP和C_DM的計(jì)算值，其中假定C_P等于C_DM。

表3.電源為±15 V時(shí)，ADA4004在整個(gè)頻率范圍內(nèi)的阻抗測(cè)量

根據(jù)表3中的結(jié)果，可以估算出ADA4004的C_DM約為6.4 pF。結(jié)果還表明，在表3所示的整個(gè)頻率范圍內(nèi)，C_DM具有相當(dāng)大的并聯(lián)電導(dǎo)GP，并非純?nèi)菪訡_DM。測(cè)量顯示該雙極性運(yùn)算放大器的實(shí)際輸入差分電阻約為40 kΩ (1/25 μS)。

附注：我們嘗試了對(duì)其他類型運(yùn)算放大器進(jìn)行測(cè)量，例如零漂移運(yùn)算放大器(LTC2050)和高速雙極性運(yùn)算放大器(LT6200)。結(jié)果非相干，推測(cè)原因是零漂移運(yùn)算放大器中的開關(guān)偽現(xiàn)像以及高速雙極性運(yùn)算放大器中的過大電流噪聲。

參考結(jié)論

測(cè)量C_DM 并不困難。需要注意的一點(diǎn)是，HP4192A以幅度和角度報(bào)告阻抗。電容讀數(shù)假定為簡(jiǎn)單的串聯(lián)RC或并聯(lián)RC，而運(yùn)算放大器的輸入阻抗可能要復(fù)雜得多。電容讀數(shù)不應(yīng)僅使用表面標(biāo)稱值。每個(gè)運(yùn)算放大器均具有各自的獨(dú)特情況。輸入阻抗由容性電抗主導(dǎo)的頻率范圍可能因設(shè)計(jì)而異。輸入級(jí)設(shè)計(jì)、所用器件和工藝、米勒效應(yīng)以及封裝都可能對(duì)差分輸入阻抗及其測(cè)量產(chǎn)生很大的整體貢獻(xiàn)。我們對(duì)JFET輸入運(yùn)算放大器和雙極性輸入運(yùn)算放大器進(jìn)行了測(cè)量，展示了C_DM結(jié)果以及雙極性輸入運(yùn)算放大器的R_DM結(jié)果。

參考文獻(xiàn)(References)

1 Gustaaf Sutorius.“阻抗測(cè)量的挑戰(zhàn)和解決方案”，是德科技，2014年3月。

致謝

Glen Brisebois感謝Brian Hamilton提出這一挑戰(zhàn)，感謝Aaron Schultz和Paul Henneuse的支持以及Henry Surtihadi、Kaung Win、Barry Harvey和Raj Ramchandani的意見。

Arthur Roxas感謝Paul Blanchard、Matt Duff、Jess Espiritu和Kristina Fortunado提供與Glen一起完成該項(xiàng)目的機(jī)會(huì)。

作者簡(jiǎn)介

Glen Brisebois是硅谷ADI公司信號(hào)調(diào)理部門的一名應(yīng)用工程師。他曾就讀于加拿大阿爾伯塔大學(xué)，獲得物理學(xué)和電氣工程學(xué)士學(xué)位。他曾與特拉普派教徒和加爾都西會(huì)教徒一起隱修數(shù)年，但無(wú)法停止對(duì)電路的思考?，F(xiàn)在，他擁有幸福的婚姻和孩子的陪伴。他從事大量電路相關(guān)工作，但有時(shí)也會(huì)提倡ADC。他在EDN雜志上發(fā)表的文章《高阻抗傳感器的信號(hào)調(diào)理》榮獲2006年最佳論文獎(jiǎng)。聯(lián)系方式：glen.brisebois@analog.com。

作者簡(jiǎn)介

Arthur Alfred Roxas是線性產(chǎn)品和解決方案部門的產(chǎn)品應(yīng)用工程師。他于2017年加入ADI公司。在此之前，他曾在一家日本半導(dǎo)體公司從事設(shè)計(jì)和布局工作。他畢業(yè)于馬尼拉市大學(xué)，擁有電子和通信工程學(xué)士學(xué)位，并獲得馬布亞科技學(xué)院（位于馬尼拉）電子工程專業(yè)碩士學(xué)位，主修微電子。聯(lián)系方式：arthur.roxas@analog.com。