賽靈思 Vitis 統(tǒng)一軟件平臺

2019 年 10 月, Vitis 統(tǒng)一軟件平臺正式發(fā)布,這款軟件平臺構(gòu)建在基于堆棧的架構(gòu)之上,可以無縫插入到開源的標準開發(fā)系統(tǒng)與構(gòu)建環(huán)境。最重要的是,Vitis 包含一套豐富的標準庫,使軟件開發(fā)人員無需深入掌握硬件專業(yè)知識,即可根據(jù)軟件或算法代碼自動適配和使用賽靈思硬件架構(gòu)。

Vitis 統(tǒng)一軟件平臺

● 全面的內(nèi)核開發(fā)套件,可無縫構(gòu)建加速應(yīng)用;

● 完整的硬件加速開源庫,針對賽靈思硬件平臺進

行優(yōu)化;

● 插入特定領(lǐng)域的開發(fā)環(huán)境,可直接在熟悉的更高

層次框架中進行開發(fā);

● 不斷擴展的硬件加速合作伙伴庫和預(yù)建應(yīng)用生態(tài)

系統(tǒng)。

Vitis AI 開發(fā)環(huán)境

一個專門的開發(fā)環(huán)境,用于在賽靈思嵌入式平臺、 Alveo 加速器卡或云端 FPGA 實例上加速 AI推斷。 Vitis AI 不僅支持業(yè)界領(lǐng)先的深度學(xué)習(xí)框架,如 Tensorflow 和 Caffee ,而且還提供全面的 API來修剪、量化、優(yōu)化和編譯訓(xùn)練過的網(wǎng)絡(luò),可為開發(fā)者部署的應(yīng)用實現(xiàn)最高的 AI 推斷性能。

Vitis 加速庫

性能優(yōu)化的開源庫,提供開箱即用的加速,對于采用 C 、 C++ 或 Python 編寫的現(xiàn)有應(yīng)用而言,代碼修改極少,甚至不需要修改代碼。按原樣利用特定領(lǐng)域的加速庫,通過修改適應(yīng)需求,或者在開發(fā)者自定義加速器中用作算法構(gòu)建塊。

Vitis 核心開發(fā)套件

完整的圖形開發(fā)工具和命令行開發(fā)工具,其中包括 Vitis 編譯器、分析器和調(diào)試器,用于構(gòu)建、分析性能瓶頸問題,調(diào)試加速算法,使用 C、C++ 或 OpenCL 進行開發(fā)。在開發(fā)者的 IDE中使用這些特性,或者使用獨立的 Vitis IDE。

賽靈思運行時( XRT )

賽靈思運行時( XRT )可促進應(yīng)用代碼(運行在嵌入式 ARM 或 x86 主機上)與加速器(部署在基于 PCIe 的賽靈思加速卡、基于 MPSoC的嵌入式平臺或 ACAP 的可重構(gòu)部分上)之間的通信。它包括用戶空間庫和 API、內(nèi)核驅(qū)動、電路板實用程序和固件。

Vitis 目標平臺

Vitis 目標平臺為賽靈思平臺定義了基本軟硬件架構(gòu)及應(yīng)用環(huán)境,包括外部存儲接口、自定義輸入輸出接口和軟件運行時。對于本地或云的賽靈思加速卡, Vitis 目標平臺可自動配置PCIe 接口,這些接口可連接和管理 FPGA 加速器和 x86 應(yīng)用代碼之間的通信 —— 無需實現(xiàn)任何連接細節(jié)!對于賽靈思嵌入式器件, Vitis 目標平臺還包括用于平臺上處理器的操作系統(tǒng)、平臺外設(shè)的引導(dǎo)加載程序和驅(qū)動程序,以及根文件系統(tǒng)。開發(fā)者可以為賽靈思評估板使用預(yù)定義 Vitis 目標平臺,也可在Vivado 設(shè)計套件中定義自己的 Vitis 目標平臺。