一種基于電流源基準(zhǔn)型LDO的放大器供電時(shí)序電路的應(yīng)用

相信你們?cè)谠O(shè)計(jì)電路中經(jīng)常會(huì)碰到有時(shí)序要求的電路，比如說(shuō)FPGA數(shù)字電路的供電，比如我們給模擬放大器的供電，等等。通常來(lái)說(shuō)，我們有sequencers這種產(chǎn)品，其中又分為模擬時(shí)序控制芯片和數(shù)字時(shí)序控制芯片；模擬時(shí)序控制芯片，將電源輸出電壓作為輸入信號(hào)，實(shí)時(shí)監(jiān)測(cè)電源輸出，當(dāng)電源輸出達(dá)到閾值時(shí)，會(huì)給一個(gè)類(lèi)似于power good的電平信號(hào)，這樣可以將這個(gè)電平信號(hào)控制下一級(jí)電源的EN，從而控制下一級(jí)電源電路的開(kāi)啟，從而達(dá)到時(shí)序控制的目的。

下圖以ADI 模擬時(shí)序控制芯片ADM1085為例，如圖一。數(shù)字時(shí)序電路類(lèi)似，通常是將已經(jīng)寫(xiě)好的狀態(tài)機(jī)儲(chǔ)存在EEPROM中，上電了就能讓狀態(tài)機(jī)控制時(shí)序。        

圖一 ADM1085時(shí)序控制電路

隨著GaAs技術(shù)的不斷提升，其高頻低噪聲的特點(diǎn)被人們發(fā)現(xiàn)，從而廣泛的應(yīng)用于衛(wèi)星通訊、微波點(diǎn)對(duì)點(diǎn)連線、雷達(dá)系統(tǒng)等地方，從應(yīng)用上說(shuō)，我們的放大器的頻帶可以做的越來(lái)越寬，噪聲也做得越來(lái)越好，但是他有一個(gè)比較大的缺點(diǎn)，需要負(fù)壓供電，并且需要控制好負(fù)壓供電的時(shí)序，時(shí)序控制的不好，很容易燒毀放大器，而這種寬頻放大器的成本通常很高，所以時(shí)序控制電路的設(shè)計(jì)就至關(guān)重要，如圖2，是一種工作在26.5G的LNA的供電時(shí)序要求。

通常來(lái)說(shuō)，以上通用的時(shí)序控制電路，基本上都是控制正電源的時(shí)序控制，目前對(duì)負(fù)壓時(shí)序控制的電路基本上比較少，并且上電時(shí)序和斷電時(shí)序要求不一樣，所以目前基于這種特殊時(shí)序電路的研究就迫在眉睫，本文將以ADI低噪聲，電流型LDO， LT3042為例，探討LT3042為這種寬頻放大器供電時(shí)序的可行性。

Power good，顧名思義，就是電源OK的意思，由于現(xiàn)在電源產(chǎn)品的集成度越來(lái)越高，通常將power good功能集成在電源里面，一般的DCDC，會(huì)監(jiān)控輸出電壓，當(dāng)輸出電壓達(dá)到90%以上的設(shè)定值時(shí)，會(huì)讓PG電平為高，我們直接用一個(gè)上拉電阻將PG與Vout連接起來(lái)就能使PG為高電平，從而給下一級(jí)電源一個(gè)使能信號(hào)，類(lèi)似于我們上面講到的模擬sequencer的控制原理。

圖2 GaAs寬頻放大器的供電時(shí)序

LT3042是一款超低噪聲的電流型LDO，由于內(nèi)部集成了低噪聲電流源，直接用一個(gè)外部電阻就能控制輸出電壓，這種控制方式最大的優(yōu)勢(shì)是噪聲，PSRR，環(huán)路增益都與輸出電壓無(wú)關(guān)，不隨輸出電壓變化而變化，并且實(shí)現(xiàn)超低噪聲，相比于電壓型基準(zhǔn)，電流型基準(zhǔn)沒(méi)有反饋電阻環(huán)路，輸出噪聲大幅度降低。目前此芯片輸出噪聲低至0.8μVRMS (10Hz to 100kHz), Ultrahigh PSRR: 79dB at 1MHz，支持多相并聯(lián)輸出，可多片多相輸出大電流，目前我們基于LT3042架構(gòu)，最高單片輸出1A的LDO為L(zhǎng)T3041，LT3042單片輸出200mA，基于超低噪聲，超高的PSRR，LT3042非常適合給RF LNA供電。咱們來(lái)看看LT3042的功能框圖，如圖三所示。

在系統(tǒng)框圖里面，有100uA的精密電流源，Set管腳這里需外接一個(gè)精密電阻，電流源和此精密電阻構(gòu)成精密基準(zhǔn)源，輸出電壓與此基準(zhǔn)源比較，當(dāng)輸出電壓與基準(zhǔn)電壓相等時(shí)，電壓輸出穩(wěn)態(tài)，此時(shí)QPWR 管工作在線性區(qū)。為了輸出電壓穩(wěn)定和低噪聲起見(jiàn)，Set管腳通常會(huì)對(duì)地加一個(gè)4.7uF的電容，通常這個(gè)電容會(huì)使輸出電壓?jiǎn)?dòng)時(shí)間變長(zhǎng)，為了實(shí)現(xiàn)快速啟動(dòng)，內(nèi)部集成了2mA的電流源，在輸出電壓達(dá)到設(shè)定值之前加快電壓?jiǎn)?dòng)，輸出電壓分壓與300mV的內(nèi)部基準(zhǔn)電壓源比較，當(dāng)PGFB管腳電壓達(dá)到300mV時(shí)，關(guān)掉2mA的電流源，實(shí)現(xiàn)輸出電壓為100uA*Rset，并且實(shí)現(xiàn)PGFB電壓可調(diào)的功能，現(xiàn)在讓我們來(lái)用LTspice仿真下使能Fast Start-Up和不使能Fast Start-Up的對(duì)比。如圖四，不使能Fast Start-Up；圖五，使能Fast Start-Up。

圖3 LT3042的功能框圖

圖4 不使能Fast Start-Up

圖5 使能Fast Start-Up，截止點(diǎn)在輸出電壓為3.27V（可調(diào)）

那么如何實(shí)現(xiàn)圖2所要求的的電源時(shí)序控制呢，我們將利用VDD2電源的powergood去使能VSS2，另外利用LT3042的輸出緩啟動(dòng)達(dá)到滯后VSS2的目的，我們看看效果如何，電路圖如圖六。

圖6 放大器供電電源圖

圖7 上電過(guò)程，VDD2率先穩(wěn)定，VSS2其次，大概1ms VDD2達(dá)到輸出電壓，VSS2達(dá)到90%輸出

圖8，上電過(guò)程，VDD1大概需要3.5S左右達(dá)到預(yù)定輸出電壓，此時(shí)快速啟動(dòng)關(guān)閉

由上面的仿真分析可以看到，上電過(guò)程不存在問(wèn)題，上電順序?yàn)閂DD2,VSS2,VDD1。我們后續(xù)在設(shè)計(jì)放大器供電時(shí)序可以參照這種方案，全部都是硬件控制，無(wú)需處理器給控制信號(hào)，簡(jiǎn)化了我們的硬件電路設(shè)計(jì)。

由于現(xiàn)在電源的集成度越來(lái)越高，集成的功能越來(lái)越多，供我們選擇的硬件方案也越來(lái)越多，我們可以根據(jù)我們應(yīng)用的需要，選擇最適合我們的電源方案設(shè)計(jì)。