新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 臺(tái)積電準(zhǔn)備推出基于12和5nm工藝節(jié)點(diǎn)的下一代HBM4基礎(chǔ)芯片

臺(tái)積電準(zhǔn)備推出基于12和5nm工藝節(jié)點(diǎn)的下一代HBM4基礎(chǔ)芯片

作者: 時(shí)間:2024-05-17 來(lái)源:cnBeta.COM 收藏

內(nèi)存帶來(lái)的幾大變化中,最直接的變化之一就是內(nèi)存接口的寬度。隨著第四代內(nèi)存標(biāo)準(zhǔn)從已經(jīng)很寬的 1024 位接口升級(jí)到超寬的 2048 位接口, 內(nèi)存堆棧將不會(huì)像以前一樣正常工作;芯片制造商需要采用比現(xiàn)在更先進(jìn)的封裝方法,以適應(yīng)更寬的內(nèi)存。

本文引用地址:http://www.butianyuan.cn/article/202405/458830.htm

作為 2024 年歐洲技術(shù)研討會(huì)演講的一部分,提供了一些有關(guān)其將為 制造的基礎(chǔ)模具的新細(xì)節(jié),這些模具將使用邏輯制造。由于計(jì)劃采用其 N12 和 N5 的變體來(lái)完成這項(xiàng)任務(wù),該公司有望在 HBM4 制造中占據(jù)有利地位,因?yàn)閮?nèi)存工廠目前還不具備經(jīng)濟(jì)地生產(chǎn)這種先進(jìn)邏輯芯片的能力(如果它們能生產(chǎn)的話)。

對(duì)于第一波 HBM4,準(zhǔn)備采用兩種制造工藝:N12FFC+ 和 N5。雖然它們的目的相同--將 HBM4E 內(nèi)存與下一代 AI 和 HPC 處理器集成,但它們將以兩種不同的方式連接用于 AI 和 HPC 應(yīng)用的高性能處理器內(nèi)存。

臺(tái)積電設(shè)計(jì)與技術(shù)平臺(tái)高級(jí)總監(jiān)表示:"我們正與主要的 HBM 存儲(chǔ)器合作伙伴(美光、三星、SK 海力士)合作,在先進(jìn)節(jié)點(diǎn)上實(shí)現(xiàn) HBM4 全堆棧集成。N12FFC+高性價(jià)比可以達(dá)到HBM的性能,而N5可以在HBM4速度下以更低的功耗提供更多的邏輯。"

無(wú)標(biāo)題.jpg

臺(tái)積電采用 N12FFC+ 制造工藝(12 納米 FinFet Compact Plus,正式屬于 12 納米級(jí)別的技術(shù),但其根源來(lái)自臺(tái)積電久經(jīng)考驗(yàn)的 16 納米 FinFET 生產(chǎn)節(jié)點(diǎn))制造的將用于在系統(tǒng)級(jí)芯片(SoC)旁邊的硅中間件上安裝 HBM4 存儲(chǔ)器堆棧。臺(tái)積電認(rèn)為,他們的 12FFC+ 工藝非常適合實(shí)現(xiàn) HBM4 性能,使內(nèi)存供應(yīng)商能夠構(gòu)建 12-Hi(48 GB) 和 16-Hi 堆棧(64 GB),每堆棧帶寬超過(guò) 2 TB/秒。

高級(jí)總監(jiān)說(shuō):"我們還在為 HBM4 優(yōu)化 CoWoS-L 和 CoWoS-R。CoWoS-L和CoWoS-R都[使用]超過(guò)八層,以實(shí)現(xiàn)HBM4的2000多個(gè)互連的路由,并具有[適當(dāng)?shù)腯信號(hào)完整性"。

N12FFC+ 上的 HBM4 基礎(chǔ)芯片將有助于使用臺(tái)積電的 CoWoS-L 或 CoWoS-R 先進(jìn)封裝技術(shù)構(gòu)建系統(tǒng)級(jí)封裝 (SiP),該技術(shù)可為內(nèi)插件提供高達(dá) 8 倍網(wǎng)紋尺寸的空間,足以容納多達(dá) 12 個(gè) HBM4 存儲(chǔ)器堆棧。根據(jù)臺(tái)積電的數(shù)據(jù),目前,HBM4 在電流為 14mA 時(shí)的數(shù)據(jù)傳輸速率可達(dá) 6 GT/s。

臺(tái)積電代表解釋說(shuō):"我們與 Cadence、Synopsys 和 Ansys 等 EDA 合作伙伴合作,對(duì) HBM4 通道信號(hào)完整性、IR/EM 和熱精度進(jìn)行認(rèn)證。"

同時(shí),作為更先進(jìn)的替代方案,內(nèi)存制造商還可以選擇臺(tái)積電的 N5 工藝來(lái)生產(chǎn) HBM4 基礎(chǔ)芯片。采用 N5 工藝的基礎(chǔ)芯片將包含更多的邏輯,功耗更低,性能更高。但可以說(shuō)最重要的好處是,這種先進(jìn)的工藝技術(shù)將實(shí)現(xiàn)非常小的互連間距,大約為 6 至 9 微米。這將使 N5 基本芯片與直接鍵合技術(shù)結(jié)合使用,從而使 HBM4 可以直接在邏輯芯片上進(jìn)行三維堆疊。直接鍵合技術(shù)可實(shí)現(xiàn)更高的內(nèi)存性能,這對(duì)于一直在渴求更多內(nèi)存帶寬的人工智能和高性能計(jì)算芯片來(lái)說(shuō)將是一個(gè)巨大的推動(dòng)。

我們已經(jīng)知道臺(tái)積電和 SK Hynix 正合作開發(fā) HBM4 基礎(chǔ)芯片。臺(tái)積電很可能也會(huì)為美光生產(chǎn) HBM4 基礎(chǔ)芯片。否則,我們會(huì)更驚訝地看到臺(tái)積電與三星合作,因?yàn)檫@家企業(yè)集團(tuán)已經(jīng)通過(guò)其三星代工部門擁有了自己的先進(jìn)邏輯晶圓廠。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉