基于USB接口的實(shí)用型數(shù)據(jù)采集卡設(shè)計(jì)

2.2 高速模數(shù)轉(zhuǎn)換模塊的設(shè)計(jì)

圖3 AD9059管腳及基本連接

高速數(shù)據(jù)采集卡的核心是高速模數(shù)轉(zhuǎn)換器，它直接影響了整個(gè)數(shù)據(jù)采集卡的性能指標(biāo)，所以選擇合適的高速模數(shù)轉(zhuǎn)換器是至關(guān)重要的。

本文采用的高速模數(shù)轉(zhuǎn)換器是AD公司生產(chǎn)的AD9059, AD9059是8位單片雙通道模數(shù)轉(zhuǎn)換器，主要有兩個(gè)跟蹤/保持電路(T/H)、2個(gè)模數(shù)轉(zhuǎn)換器(ADCa, ADCb)和一個(gè)2.5V的基準(zhǔn)電源等組成，具有高速、高性能、低功耗及易使用等特性，60MSPS的編碼速率和120MHz的最大功率模擬帶寬使其在多路數(shù)據(jù)采樣系統(tǒng)中表現(xiàn)出優(yōu)秀的動(dòng)態(tài)性能。大部分情況下，AD9059僅需要一個(gè)單極性的5V電源和一個(gè)編碼時(shí)鐘即能正常工作。編碼時(shí)鐘提供與TTL/CMOS兼容的邏輯數(shù)據(jù)輸出，并控制兩個(gè)模數(shù)轉(zhuǎn)換通道同時(shí)對(duì)數(shù)據(jù)進(jìn)行采樣。如長(zhǎng)時(shí)間不需要采集數(shù)據(jù)，可啟動(dòng)體眠模式使總功耗小于12MW。AD9059的管腳和基本連接如圖3所示。管腳AINA, AINB為雙通道模擬輸入;VREF為參考電壓，一般可以采用內(nèi)部2.5V的參考電壓。理論上模擬電壓的輸入范圍與參考電壓有關(guān)，Vrange (p-p)=VREF/2.5, Vmidscale=VREF。PWRDN為掉電功能選擇，當(dāng) PWRDN為邏輯高電平時(shí)，AD9059處于掉電模式，這時(shí)，所有的邏輯輸出變?yōu)楦咦钁B(tài)，VD為+5V模擬供電電壓，VDD為邏輯輸出供電電壓，D0A-D7A和D0B-D7B為雙通道數(shù)據(jù)輸出，ENCODE為編碼時(shí)鐘，最大采樣時(shí)鐘為60MHZ, ADC在時(shí)鐘的上升沿開始采樣。經(jīng)過A/D轉(zhuǎn)換后的數(shù)據(jù)直接傳送到FX2的數(shù)據(jù)線上。ADC的時(shí)鐘及控制信號(hào)等由CPLD提供。

2.3 CPLD的選擇與USB設(shè)計(jì)

在本設(shè)計(jì)中，所有的數(shù)字電路部分，全部是在CPLD內(nèi)實(shí)現(xiàn)的。在本設(shè)計(jì)中采用了Lattice公司的ISP1032這塊芯片，所用的EDA軟件是Lattice公司的ispEXPERT system，編程語言為ABEL語言和電路原理圖。

在用CPLD進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)一般采用由頂?shù)较?，由粗到?xì)，逐步求精的原則，最頂層的設(shè)計(jì)是指系統(tǒng)的整體要求，最底層的設(shè)計(jì)是具體的邏輯電路的實(shí)現(xiàn)。經(jīng)過在實(shí)踐中檢驗(yàn)，在高速數(shù)據(jù)采集卡中，用CPLD來實(shí)現(xiàn)數(shù)字邏輯電路功能，可以使高速數(shù)據(jù)采集卡工作穩(wěn)定，各方面性能良好。

通用串行總線(Universal Serial Bus，簡(jiǎn)稱USB)是1995年康柏、微軟、IBM,DEC等公司為了解決傳統(tǒng)總線的不足推廣的一種新型串行通信標(biāo)準(zhǔn)。該總線接口具有安裝方便、高帶寬、易擴(kuò)展等優(yōu)點(diǎn)，已經(jīng)逐漸成為現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢(shì)。在本文中采用的是具備USB通信功能的單片機(jī)的芯片，Cypress公司的EZ-USB FX2。

3 系統(tǒng)軟體設(shè)計(jì)

3.1 USB設(shè)備驅(qū)動(dòng)程序

圖4 USB驅(qū)動(dòng)程序體系結(jié)構(gòu)