基于TMS320C6713與PC機(jī)的PCI總線高速數(shù)據(jù)傳輸

表2 HCNTL[1:0]控制信號(hào)的功能

HCNTL1 HCNTL0 功 能
0 0 主機(jī)可以對(duì)HPI的控制寄存器HPIC進(jìn)行讀寫
0 1 主機(jī)可以對(duì)HPI地址寄存器HPIA的進(jìn)行讀寫
1 0 主機(jī)可以對(duì)HPID的數(shù)據(jù)寄存器進(jìn)行讀寫操作，此時(shí)HPIA采用以字為單位的地址自增方式
1 1 主機(jī)可以對(duì)HPID的數(shù)據(jù)寄存器進(jìn)行讀寫操作，但此時(shí)HPIA不受影響

１．２ TMS320C6713 HPI的控制寄存器

在TMS320C6713 HPI中，可利用三個(gè)寄存器來完成主設(shè)備和ＣＰＵ的通信，它們是HPI數(shù)據(jù)寄存器（HPIＤ）、HPI地址寄存器（HPIＡ）和HPI控制寄存器（HPIＣ）。主機(jī)可對(duì)這三個(gè)寄存器進(jìn)行讀寫，而ＣＰＵ只能對(duì)HPIＣ進(jìn)行訪問。HPIＤ中存放的是主機(jī)從存儲(chǔ)空間中讀取的數(shù)據(jù)，或者是主機(jī)向TMS320C6713的存儲(chǔ)空間中寫入的數(shù)據(jù)。HPIＡ中存放的是主機(jī)訪問TMS320C6713存儲(chǔ)空間的地址，其最低兩位固定為零。HPIＣ中存放的是TMS320C6713的控制信息，其高１６位和低１６位內(nèi)容相同。

主機(jī)對(duì)HPI進(jìn)行訪問的次序?yàn)椋撼跏蓟疕PIＣ、初始化HPIＡ、從HPIＤ寄存器中讀取或向其寫入數(shù)據(jù)。在初始化HPIＣ時(shí)，ＨＷＯＢ位的設(shè)置是關(guān)鍵，它決定著高１６位與低１６位的傳輸次序。

２ PCI9052與TMS320C6713HPI的接口

PCI9052是ＰＬＸ公司繼PCI9050之后推出的用于低成本適配器的總線目標(biāo)接口芯片。它支持ＰＣＩ２．１協(xié)議規(guī)范，在３３ＭＨｚ的總線時(shí)鐘頻率下，其峰值傳輸速度可達(dá)１３２ＭＢ／ｓ，因而可大大改善數(shù)據(jù)傳輸中的瓶頸問題。同時(shí)它還具有方便靈活的開發(fā)特點(diǎn)，正是這些特點(diǎn)使其在ＰＣＩ從模式接口卡的設(shè)計(jì)中得到了廣泛的應(yīng)用。

表３給出了PCI9052與TMS320C6713HPI接口信號(hào)的基本特征。下面是對(duì)它們具體工作方式的一些說明：

ＬＡＤ[３１：０]：利用該信號(hào)可通過設(shè)置ＬＡＳＩＢＲＤ局部地址空間總線區(qū)域描述寄存器的總線寬度位來調(diào)整總線寬度，當(dāng)ＬＡＳＩＢＲＤ[２３：２２]＝００時(shí)，采用ＬＡＤ[７：０]８位寬度，當(dāng)ＬＡＳＩＢＲＤ[２３：２２]＝０１時(shí)，采用ＬＡＤ[１５：０]（１６位），當(dāng)ＬＡＳＩＢＲＤ[２３：２２]＝１０時(shí)，采用ＬＡＤ[３１：０]（３２位）。

ＬＢＥ[３：０]字節(jié)使能信號(hào)是在總線寬度的基礎(chǔ)上編碼的。對(duì)于３２位總線，ＬＢＥ[３：０]表示哪一個(gè)字節(jié)被選中：ＬＢＥ０對(duì)應(yīng)[７：０]，ＬＢＥ１對(duì)應(yīng)[１５：８]，ＬＢＥ２對(duì)應(yīng)[２３：１６]，ＬＢＥ３對(duì)應(yīng)[３１：２４]；而對(duì)于１６位總線，ＬＢＥ０對(duì)應(yīng)[７：０]，ＬＢＥ１對(duì)應(yīng)地址的第１位，ＬＢＥ２不用，ＬＢＥ３對(duì)應(yīng)[１５：８]；對(duì)于８位總線，ＬＢＥ０對(duì)應(yīng)地址的第０位，ＬＢＥ１對(duì)應(yīng)地址的第１位，ＬＢＥ２和ＬＢＥ３不用。

ＣＳ１和ＣＳ２分別帶有與之對(duì)應(yīng)的片選基地址寄存器（ＣＳＩＢＡＳＥ）。ＣＳＩＢＡＳＥ０為片選使能位，其中ＣＳＩＢＡＳＥ[２７：１]為片選空間位。從片選空間位的第１位向第２７位掃描時(shí)，遇到第１個(gè)“１”即決定了片選空間的大小，其余位則為片選空間的基地址。

ＬＩＮＴ１和ＬＩＮＴ２可通過中斷控制／狀態(tài)寄存器ＩＮＣＳＲ的中斷使能位ＩＮＣＳＲ[６]進(jìn)行使能，同時(shí)可設(shè)置其它相關(guān)信息。

表3 PCI9052與TMS320C6713的接口信號(hào)描述

信 號(hào) 管 腳 號(hào) 管腳數(shù) 信 號(hào) 功 能
LAD[31:0] 從低到高依次為91、90、89、88、87、86、85、84、83、82、79、78、77、76、75、74、73、72、71、70、69、62、61、60、59、58、57、56、55、54、53、52 32 數(shù)據(jù)總線
LW/R 127 1 為“1”時(shí)寫，為“0”時(shí)讀
LA[27：1] 從低到高依次是92、93、94、95、96、97、98、100、101、102、105、106、107、108、109、110、111、112、113、114、115、116、117、118、119、122 27 地址總線，傳輸28位線性地址的高26位
LBE[3:0] 從低到高依次是46、47、48、49 4 字節(jié)使能信號(hào)，表示當(dāng)前總線傳輸中哪一個(gè)字節(jié)被選中
LRDY 128 1 在局部總線讀數(shù)據(jù)或可接受寫數(shù)據(jù)
ADS 123 1 表明可用地址和一次新的總線存取的起始
CS1、CS2 130、131 2 片選信號(hào)
RD 126 1 通用寫
WR 125 1 通用讀
LINT1，LINT2 137、136 2 局部中斷輸入