PCI 9054性能分析及外部FIFO的擴(kuò)充

2 PCI 9054外接FIFO的設(shè)計(jì)

　　PCI 9054 內(nèi)部有6種FIFO用于提高數(shù)據(jù)傳輸速率,解決本地總線和PCI總線之間的異步接收。但掛于PCI 9054本地總線的速率往往較慢,為了保證可靠性,往往需要擴(kuò)充FIFO加以緩存。下面以IDT 72205 FIFO為例,介紹用PCI 9054本地總線擴(kuò)充FIFO的具體設(shè)計(jì)方法。

2.1 9054工作方式選擇

　　PCI 9054可工作在M,C,J三種模式,其中C模式時(shí)序較為簡單。本設(shè)計(jì)選擇PCI 9054工作在C模式,總線周期采用“PCI目標(biāo)讀單周期”以及“PCI目標(biāo)寫單周期”。下面介紹部分引腳信號(hào)。

　　LHOLD:輸入信號(hào),申請(qǐng)使用本地總線。

　　LHOLDA:輸入信號(hào),對(duì)LHOLD應(yīng)答。

　　ADS:輸出信號(hào),表示新的總線訪問有效地址的開始。在總線訪問的第一個(gè)時(shí)間周期設(shè)置。

　　BLAST:輸出信號(hào),表示總線訪問的最后傳送。

　　LW/R:輸出信號(hào),高電平表示讀操作,低電平表示寫操作。

　　LA:地址線。

　　LD:數(shù)據(jù)線。

　　READY:輸出信號(hào),表示總線上讀數(shù)據(jù)有效或?qū)憯?shù)據(jù)完成。用以連接PCI 9054等待狀態(tài)產(chǎn)生器,輸入信號(hào)。

2.2 電路設(shè)計(jì)

　　IDT72205是容量為256×18bit的高速、低功耗同步/異步FIFO存儲(chǔ)器,具有獨(dú)立的收、發(fā)時(shí)鐘控制,將之掛于PCI 9054的本地總線可以實(shí)現(xiàn)PCI 9054 FIFO 的擴(kuò)充。圖3為PCI 9054和IDT 72205連接的電路圖。

對(duì)CPLD要求:當(dāng)EF=1(FIFO不空),LW/R=0,LCLK為上升沿時(shí),OE產(chǎn)生負(fù)脈沖,寬度為2時(shí)周期。

PCI 9054是一種性能/價(jià)格比高的PCI橋路芯片,比PCI 9080,PCI 9050等性能更優(yōu)越。本文設(shè)計(jì)的FIFO擴(kuò)充方法具有通用性,可用于PCI 9054本地總線其它I/O或存儲(chǔ)器的擴(kuò)充。