SoC FPGA提升蜂巢網(wǎng)絡(luò)設(shè)備整合度

　　圖5 整合可編程邏輯的自動相關(guān)矩陣運算硬件加速器演算法與處理系統(tǒng)

　　最終，無線傳輸效能決定硬件和軟件間所需的數(shù)字預(yù)失真功能分區(qū)。藉由調(diào)高頻譜校準程度以達到更佳效率的做法可能影響效能，原因在于要達到這種校準程度需要更高的處理效能。其他影響效能的因素也可能是更多的傳輸頻寬或是多個天線共用預(yù)測引擎。這只能針對單一的處理器節(jié)省空間和成本，加上采用另外的硬件加速器為許多資料路徑預(yù)失真器計算系數(shù)。

　　在一些情況中，用ARM Cortex-A9處理器配合NEON單元執(zhí)行的軟件效能可能已足夠，例如頻寬較窄的傳輸配置或只有一或兩個天線路徑處理資料的設(shè)計，可以為那些無線傳輸配置降低元件占用面積和物料成本。

　　為將效能提升至更高的水準，設(shè)計人員可在建置自動相關(guān)矩陣運算功能時加入更多平行運算機制，只要增加支援邏輯的建置則可達到更快的更新時間。進一步的軟件設(shè)定也可顯示從硬件加速受惠的演算法的其他面向。無論有任何需求，現(xiàn)在的工具和芯片都可讓設(shè)計人員去探索在效能、面積和功耗間的各種取舍方法，在不受限于特定獨立型元件或程式設(shè)計方式的情況下，可用最少的力氣達成更高的運作效率。

　　無線傳輸基礎(chǔ)設(shè)備需要低成本、低功耗和高可靠性。整合是達到這些目標的關(guān)鍵，但時至今日業(yè)界仍須在靈活度或產(chǎn)品上市時程方面做某種程度的讓步。此外，在處理效能方面仍持續(xù)對寬頻無線傳輸和更高作業(yè)效率有更多的要求。完全可編程SoC元件具備雙核心處理器子系統(tǒng)、高效能和低功耗的可編程邏輯，可為目前和未來的無線傳輸需求提供可行解決方案。

　　無論是遠端無線設(shè)備或者是主動式天線陣列，設(shè)計人員可以打造具備更高生產(chǎn)力的產(chǎn)品，同時提供比現(xiàn)有的特定應(yīng)用標準產(chǎn)品（ASSP）或特定應(yīng)用集成電路（ASIC）方案更高的靈活度和效能。