新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應用 > 3D集成電路如何實現(xiàn)

3D集成電路如何實現(xiàn)

作者: 時間:2013-09-22 來源:網(wǎng)絡 收藏
ND-COLOR: rgb(255,255,255); orphans: 2; widows: 2; webkit-text-size-adjust: auto; webkit-text-stroke-width: 0px">  FEOL型通孔是在所有CMOS工藝開始之前在空白的硅晶圓上制造實現(xiàn)的(圖2)。使用的導電材料必須可以承受后續(xù)工藝的熱沖擊(通常高于1000℃),因而只能選用多晶硅材料。在BEOL過程中制造的TSV可以使用金屬鎢或銅,而且在通常情況下,制作流程處于整個工藝的早期,以保證TSV不會占據(jù)寶貴的互連布線資源。在FEOL和BEOL兩種情況下,TSV都必須設(shè)計進IC布線之中。

  

3D集成電路如何實現(xiàn)

  TSV也可以在CMOS器件制造完成之后制作。在鍵合工藝之前完成,或者在鍵合工藝之后完成。由于CMOS器件已經(jīng)制作完成,因此在通孔形成時晶圓不需要再經(jīng)受高溫處理,所以可以使用銅導電材料。很明顯,制作這些通孔的空白區(qū)域需要在設(shè)計芯片時就予以考慮。

  如果可以選擇,無論是FEOL還是BEOL方案,只要是在晶圓代工廠制作TSV,都是相對簡單的選擇。BEOL互連層是一個擁有不同介質(zhì)和金屬層的復雜混合體??涛g穿透這些層很困難,而且是由不同產(chǎn)品具體決定的。在完整的IC制造之后通過刻蝕穿透BEOL層來制作TSV會阻礙布線通道,增加布線復雜性并增加芯片尺寸,可能會需要一個額外的布線層。既然諸如TSMC(中國臺灣省臺北)和特許(新加坡)等晶圓廠已宣稱他們有意向量產(chǎn)化TSV制造,那么在IC制造工藝中制作通孔將成為一個更切實可行的選擇。


上一頁 1 2 下一頁

關(guān)鍵詞: 3D 集成電路

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉