延遲和建立時(shí)間與溫度的關(guān)系

設(shè)計(jì)工程師們通常使用測(cè)試設(shè)備來驗(yàn)證數(shù)字邏輯電路的邏輯正確性。他們可能會(huì)設(shè)計(jì)一個(gè)測(cè)試方案來測(cè)試新的數(shù)字設(shè)備內(nèi)部的每個(gè)單獨(dú)邏輯功能。如果看到測(cè)試結(jié)果的每個(gè)步驟都是正確的，則可以很自然地得出結(jié)論：“機(jī)器工作正常”。

遺憾的是，實(shí)際的系統(tǒng)比這要復(fù)雜得多。許多計(jì)算機(jī)系統(tǒng)可以通過循序漸進(jìn)的測(cè)試，但在實(shí)際工作速率，或者達(dá)到實(shí)際工作的數(shù)據(jù)吞吐量時(shí)，機(jī)器卻不能工作。只有當(dāng)讀者擁有很多復(fù)雜系統(tǒng)的工作經(jīng)驗(yàn)時(shí)，才會(huì)有這樣的體會(huì)，事實(shí)也確實(shí)如此。

在高利用率時(shí)，一個(gè)調(diào)整數(shù)字系統(tǒng)內(nèi)部的總線和其他部件會(huì)產(chǎn)生很多噪聲。系統(tǒng)的數(shù)據(jù)量越大，其產(chǎn)生的噪聲也越多。最好的測(cè)試計(jì)劃會(huì)逐級(jí)遞進(jìn)到較大的數(shù)據(jù)流量，用大量的數(shù)據(jù)模型進(jìn)行測(cè)試，重點(diǎn)測(cè)試流水線邏輯電路，存儲(chǔ)器訪問以及其他一些主要邏輯電路。好的數(shù)據(jù)模型找出正常工作時(shí)令系統(tǒng)出故障的噪聲耦合。