邏輯分析儀原理及應(yīng)用

·定時(shí)分析儀的觸發(fā)
邏輯分析儀連續(xù)捕獲數(shù)據(jù)，并在找到跟蹤點(diǎn)后停止采集。這樣，邏輯分析儀就能顯示出被稱為負(fù)時(shí)間的跟蹤點(diǎn)前的信息，以及跟蹤點(diǎn)后的信息。

碼型觸發(fā)

設(shè)置定時(shí)分析儀的跟蹤特性與設(shè)置示波器的觸發(fā)電平和斜率稍有一點(diǎn)區(qū)別。許多分析儀是在跨多條輸入線的高和低碼型上觸發(fā)。為使某些用戶更感方便，絕大多數(shù)分析儀的觸發(fā)點(diǎn)不僅可用二進(jìn)制( 1 和 0)，而且可用十六進(jìn)制、八進(jìn)制、ASCII或十進(jìn)制設(shè)置。在查看4、 8、16、24、32bit寬的總線時(shí)，使用十六進(jìn)制的觸發(fā)點(diǎn)會(huì)更加方便。設(shè)想如果用二進(jìn)制設(shè)置24bit總線就會(huì)麻煩得多。

邊沿觸發(fā)

在調(diào)節(jié)示波器的觸發(fā)電平旋鈕時(shí)，您知道是在設(shè)置電壓比較器的電平，這個(gè)電平將告訴示波器在輸入電壓穿越該電平時(shí)觸發(fā)。定時(shí)分析儀的邊沿觸發(fā)與其基本相似，但觸發(fā)電平已預(yù)設(shè)置到邏輯閾值。大部分邏輯器件都與電平相關(guān)，這些器件的時(shí)鐘和控制信號(hào)通常都對(duì)邊沿敏感。邊沿觸發(fā)使您能與器件時(shí)鐘同步地捕獲數(shù)據(jù)。您能告訴分析儀在時(shí)鐘邊沿產(chǎn)生(上升或下降)時(shí)捕獲數(shù)據(jù)，并獲取移位寄存器的所有輸出。當(dāng)然在這種情況下，必須延遲跟蹤點(diǎn)，以顧及通過移位寄存器的傳播延遲。

狀態(tài)分析儀基礎(chǔ)

如果您從未使用過狀態(tài)分析儀，您可能認(rèn)為這是一種極為復(fù)雜的儀器，需要花很多時(shí)間才能掌握使用方法。事實(shí)上，許多硬件設(shè)計(jì)師發(fā)現(xiàn)狀態(tài)分析儀中有許多極有價(jià)值的工具。

一個(gè)邏輯電路的“狀態(tài)”是數(shù)據(jù)有效時(shí)對(duì)總線或信號(hào)線的采樣樣本。例如，取一個(gè)簡(jiǎn)單的“D”觸發(fā)器?！癉”輸入端的數(shù)據(jù)直到時(shí)鐘正沿到來(lái)時(shí)才有效。這樣，觸發(fā)器的狀態(tài)就是正時(shí)鐘沿產(chǎn)生時(shí)的狀態(tài)。

現(xiàn)在，假定我們有8個(gè)這樣的觸發(fā)器并聯(lián)。所有8個(gè)觸發(fā)器都連到同樣的時(shí)鐘信號(hào)上。當(dāng)時(shí)鐘線上產(chǎn)生正跳變時(shí)，所有8個(gè)觸發(fā)器都要捕獲各自“D”輸入的數(shù)據(jù)。這樣，每當(dāng)時(shí)鐘線上正跳變時(shí)就產(chǎn)生一個(gè)狀態(tài)，這8條線類似于微處理器總線。如果我們把狀態(tài)分析儀接到這8條線上，并告訴它在時(shí)鐘線正跳變時(shí)收集數(shù)據(jù)，狀態(tài)分析儀將照此執(zhí)行。除非時(shí)鐘跳到高電平，否則輸入的任何活動(dòng)將不被狀態(tài)分析儀捕獲。

定時(shí)分析儀由內(nèi)部時(shí)鐘控制采樣，因此它是對(duì)被測(cè)系統(tǒng)作異步采樣。而狀態(tài)分析儀從系統(tǒng)得到采樣時(shí)鐘，因此它是對(duì)系統(tǒng)同步采樣。狀態(tài)分析儀通常用列表方式顯示數(shù)據(jù)，而定時(shí)分析儀用波形圖顯示數(shù)據(jù)。

理解時(shí)鐘

在定時(shí)分析儀中，采樣是沿著單一內(nèi)部時(shí)鐘的方向進(jìn)行，從而使事情非常簡(jiǎn)單。但微處理器系統(tǒng)中往往會(huì)有若干個(gè)“時(shí)鐘”。假定某個(gè)時(shí)刻我們要在RAM中的一個(gè)特定地址上觸發(fā)，并查看所保存的數(shù)據(jù)；再假定使用的微處理器是Zilog公司的 Z80。

為了用狀態(tài)分析儀從Z80捕獲地址，我們要在MREQ線為低時(shí)進(jìn)行捕獲。而為了捕獲數(shù)據(jù)，需要在WR線為低(寫周期)或RD線為低(讀周期)時(shí)讓分析儀采樣。某些微處理器可在同一條線上對(duì)數(shù)據(jù)和地址進(jìn)行多路轉(zhuǎn)換。分析儀必須能讓時(shí)鐘信息來(lái)自相同的信號(hào)線，而非來(lái)自不同的時(shí)鐘線。

圖 4 RAM 定時(shí)波形圖

在讀寫周期期間，Z80首先把一個(gè)地址放在地址總線上。接著設(shè)定MREQ線在該地址對(duì)存儲(chǔ)器的讀或?qū)懹行АＷ詈蟾鶕?jù)現(xiàn)在是讀還是寫對(duì)RD或WR線斷言。WR線只有在總線數(shù)據(jù)有效后才被設(shè)定。這樣，定時(shí)分析儀就作為多路分配器在適當(dāng)?shù)臅r(shí)間捕獲地址，然后在同一信號(hào)線上捕獲產(chǎn)生的數(shù)據(jù)。

觸發(fā)狀態(tài)分析

像定時(shí)分析儀一樣，狀態(tài)分析儀也提供限定所要保存數(shù)據(jù)的功能。如果我們要尋找地址總線上由高低電平構(gòu)成的特定碼型，可告訴分析儀在找到該模式時(shí)開始保存，直到分析儀的存儲(chǔ)器完全裝滿。
這些信息可以用十六進(jìn)制或二進(jìn)制格式顯示。但在解碼至匯編碼時(shí)，十六進(jìn)制可能更為方便。在使用處理器時(shí)，應(yīng)把這些特定的十六進(jìn)制字符與處理器指令相比較。大多數(shù)分析儀制造商設(shè)計(jì)了稱為反匯編器的軟件包，這些軟件包把十六進(jìn)制代碼翻譯成易于閱讀的匯編碼。

圖 5 把十六進(jìn)制碼翻譯成匯編碼

序列級(jí)和選擇性保存

狀態(tài)分析儀具有幫助觸發(fā)和存儲(chǔ)的“序列級(jí)”數(shù)據(jù)。序列級(jí)使您能比單一觸發(fā)點(diǎn)更精確地限定要保存的數(shù)據(jù)。也就是說(shuō)可使用更精確的數(shù)據(jù)窗，而不必存儲(chǔ)不需要的信息。

選擇性的保存意味著可只保存較大整體中的一部分。例如，假定我們有一個(gè)計(jì)算給定數(shù)平方的匯編例程。如果該例程不能正確計(jì)算平方，我們就告訴狀態(tài)分析儀捕獲這一例程。具體做法是先讓狀態(tài)分析儀尋找該例程的起點(diǎn)。當(dāng)它找到起始地址時(shí)，我們?cè)俑嬖V它尋找終止地址，并保存兩者之間的所有信息。當(dāng)發(fā)現(xiàn)例程結(jié)束時(shí)，我們告訴分析儀停止?fàn)顟B(tài)保存。
　　
探測(cè)解決方案

為進(jìn)行調(diào)試，向數(shù)字系統(tǒng)施加的物理連接必須方便可靠，對(duì)被調(diào)試的目