AD6659混合信號(hào)雙通道中頻接收機(jī)

作者：時(shí)間：2011-06-11 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

AD6659是一款混合信號(hào)雙通道中頻接收機(jī)，支持需要兩條接收機(jī)信號(hào)路徑的無(wú)線電拓?fù)浣Y(jié)構(gòu)，例如主信號(hào)/分集通道或直接變頻。該通信系統(tǒng)處理器由兩個(gè)高能性模數(shù)轉(zhuǎn)換器(ADC)和噪聲整形再量化器(NSR)數(shù)字模塊組成。AD6659專為支持各種需要高動(dòng)態(tài)范圍性能和小尺寸的通信應(yīng)用而設(shè)計(jì)。

高動(dòng)態(tài)范圍ADC內(nèi)核采用多級(jí)、差分流水線架構(gòu)，并集成了輸出糾錯(cuò)邏輯。各ADC的差分流水線第一級(jí)采用寬帶寬開(kāi)關(guān)電容采樣網(wǎng)絡(luò)。集成基準(zhǔn)電壓源可簡(jiǎn)化設(shè)計(jì)。

各ADC輸出從內(nèi)部連接至NSR模塊。集成NSR電路可以改善奈奎斯特區(qū)域內(nèi)的小頻段SNR使能NSR特性后，ADC輸出經(jīng)過(guò)處理，增強(qiáng)了AD6659在奈奎斯特帶寬有限區(qū)域內(nèi)的SNR性能，同時(shí)可以保持12位輸出分辨率。NSR模塊通過(guò)編程可提供采樣時(shí)鐘20%的帶寬。例如，采樣時(shí)鐘速率為80 MSPS時(shí)，AD6659對(duì)9.7 MHz AIN下的16 MHz帶寬最高可實(shí)現(xiàn)81.5 dBFS SNR。

禁用NSR模塊后，ADC數(shù)據(jù)直接提供至輸出，輸出分辨率為12位。在此模式下，AD6659對(duì)整個(gè)奈奎斯特帶寬最高可實(shí)現(xiàn)72 dBFS SNR。

經(jīng)過(guò)數(shù)字處理，輸出數(shù)據(jù)路由至兩個(gè)支持1.8 V或3.3 V CMOS電平的12位輸出端口。AD6659接收機(jī)可對(duì)寬頻譜的中頻頻率進(jìn)行數(shù)字化處理。每個(gè)接收機(jī)均設(shè)計(jì)成可同時(shí)接收主通道和分集通道。與傳統(tǒng)模擬技術(shù)或集成度較低的數(shù)字方法相比，這種中頻采樣架構(gòu)大大降低了器件成本和復(fù)雜性。

AD6659還可選用集成直流失調(diào)校正和正交誤差校正(QEC)模塊，用于校正兩個(gè)通道之間的增益和相位失配。在直接變頻接收機(jī)等復(fù)數(shù)信號(hào)處理應(yīng)用中，此功能模塊可發(fā)揮重要作用。

該ADC內(nèi)置多種功能特性，可使器件的靈活性達(dá)到最佳、系統(tǒng)成本最低，例如可編程時(shí)鐘與數(shù)據(jù)對(duì)準(zhǔn)、生成可編程數(shù)字測(cè)試碼等?？色@得的數(shù)字測(cè)試碼包括內(nèi)置固定碼和偽隨機(jī)碼，以及通過(guò)串行端口接口(SPI)輸入的用戶自定義測(cè)試碼。

采用一個(gè)差分時(shí)鐘輸入來(lái)控制所有內(nèi)部轉(zhuǎn)換周期?？蛇x的占空比穩(wěn)定器(DCS)用來(lái)補(bǔ)償較大的時(shí)鐘占空比波動(dòng)，同時(shí)保持出色的ADC總體性能。

數(shù)字輸出數(shù)據(jù)格式為偏移二進(jìn)制、格雷碼或二進(jìn)制補(bǔ)碼。每個(gè)ADC通道均有一個(gè)數(shù)據(jù)輸出時(shí)鐘(DCO)，用來(lái)確保接收邏輯具有正確的鎖存時(shí)序。該器件支持1.8 V和3.3 V兩種CMOS電平，輸出數(shù)據(jù)可以在單條輸出總線上多路復(fù)用。

AD6659采用64引腳LFCSP封裝，符合RoHS標(biāo)準(zhǔn)，額定溫度范圍為?40°C至+85°C工業(yè)溫度范圍。