處理器的高效率電源管理設計

　　設計人員可以提供低電壓、大電流微處理器電源。但增加高效率(90%或更高)的要求時，采用當今的元件和技術可達到的效率為70%~80%。

　　1 VRD配置

　　VRD(Voltage regulator-down)配置把所有元件直接安裝在計算機母板上，為大部分處理器供電。大部分VRD有8位電壓識別(VID)碼，其8位輸入線直接連接到處理器的相應8個VID引腳。在電壓穩(wěn)壓器根據(jù)感測器的微處理器VID碼，設置處理器所需的工作電壓。處理器也可以采用動態(tài)電壓識別來改變時鐘頻率和工作電壓，以響應處理器的工作負載和熱響應。

　　Intel公司VRD11.0處理器電源供電設計指南中，為5個不同處理器給出所用電源設計指南為：

　　·最高電源電壓：1.4V~1.425V;

　　·最大電流：75A~125 A;

　　·在所有線路、負載和環(huán)境條件下，嚴格的輸出電壓調(diào)整±5%;

　　·非常低的紋波，通常小于10mVrmsp-p;

　　·效率75%~80%;

　　·快速瞬態(tài)響應，與微處理器時鐘頻率一致;

　　·過壓保護;

　　·過流(短路)保護;

　　·過溫保護;

　　·功耗元件的熱管理;

　　·相當小的封裝尺寸，使電源可以安置在靠近微處理器負載處。

　　2 多相變換器

　　可以滿足當今處理器電源要求的唯一拓撲是多相開關模式變換器。這種變換器采用兩個或更多相同、組合單元，把這些單元輸出連接起來，其輸出是所有單元輸出的總和(圖1)。

　　圖1 四相電壓穩(wěn)壓器用分離的柵極驅動器、分立的功率MOSFETs和1個分離的PWM控制器，與微處理器連接靠8位VID碼

　　為了理解多相變換器的優(yōu)點，首先看看單相變換器提供大電流和低電壓時的缺點。用一般單相變換器，其輸出汶波和動態(tài)響應的改善是靠提高工作頻率。

　　另外，在較高頻率時，輸出電感器和輸出電容器的物理尺寸和數(shù)值變小。在頻率達到一定限值后，變換器開關損耗增大，效率下降。這迫使在工作頻率和效率方面做設計折衷。

　　為了克服這些單相頻率限制，多相單元工作在一個共同的頻率，但移相結果是變換開關發(fā)生在由共同控制芯片控制的規(guī)則間隔內(nèi)。控制芯片交錯排列每個變換器的開關時間，所以，每個變換器開關之間的相位角是360?/n(n是變換器單元數(shù))。因為單元輸出是并聯(lián)的，所以，有效的輸出紋波頻率是nxf(f是每個單元的工作頻率)。這種方法具有較好的動態(tài)性能和顯著小的去耦電容(與單相系統(tǒng)相比)。

　　單元的電流均分是必須的。因此，一個單元不能“霸占”大多數(shù)電流。理想情況是每個多相單元應該消耗相同量的電流。為了實現(xiàn)相等電流均分，必須監(jiān)視和控制每個單元的輸出電流。

　　多相變換器有幾個重要的優(yōu)點：每個單元提供總輸出功率的1/n，這使得每個相所用的電感器的尺寸數(shù)值變小;熱耗分布優(yōu)點，因為每個單元中的功率半導體只需要處理總功率的1/n，這降低了任何熱點溫度、增加了可靠性，并允許有較高的總功率性能。

　　另外，等效頻率增高不會招致進一步的開關損耗，這可以采用較小的等效電感，從而縮短負載瞬態(tài)周期時間。輸出電容器中降低的紋波電流使輸出紋波電壓變低，這可采用更小或更便宜的輸出電容器。

　　在選擇相數(shù)時，應考慮多相變換器的一些缺點。缺點1，需要較多的開關和輸出電感器，這會導致較高的系統(tǒng)成本;缺點2，需要更復雜的控制，這是因為有多個變換器單元，相互之間不均勻電流均分的可能性是可能的;缺點3，增加了電路布線的復雜性。

　　隨著工作電流要求的增高，需要有更多的單元相。一個最佳的設計需要折衷考慮相數(shù)、每個相的電流、開關頻率、成本、尺寸的效率。更高的輸出電流和更低的電壓，需要更嚴格的輸出電壓調(diào)整。多相設計可采用幾種實用的方法。

　　一種方法是采用帶集成MOSFET驅動器的PWM(脈寬調(diào)制)控制器IC。然而，片上柵極驅動器產(chǎn)生的熱和噪聲會影響控制器性能。級連這類芯片以增加更多相是不現(xiàn)實的。用這種配置實現(xiàn)精確的電流均分是困難的。這種方法3相是限制相數(shù)。

　　另一種方法是采用分離的控制器和分離的柵極驅動器，使PWM控制器與柵極驅動器的熱和噪聲隔離。然而，電流均分會更復雜，因為電流感測信號路由到控制器。還有另外的控制器-驅動器延遲，這是因為它們是分離的IC。

　　另一種方法是采用一個帶集成柵極驅動器和內(nèi)置同步和電流均分的控制器。這種方法只允許偶數(shù)相數(shù)。它簡化了設計，但可導致未用或多余硅片、引腳和外部元件。最重要的是片上所產(chǎn)生的驅動器熱和噪聲可能會降低控制器性能。

　　所以，現(xiàn)有的方法在選擇相數(shù)中不能提供所需的自由度。理想的方法是一種可伸縮的拓撲，它能容易地增加或去除任意多相單元，而且不影響性能。這種方法必須能夠在分布的相單元中相等地均分電流。這樣的技術使寄生效應最小，并容易板布線。

　　3 DrMOS

　　配置一個減小尺寸、可伸縮多相變換器的一種方法是采用DrMOS(Driver-MOSFET)規(guī)范(Intel公司2004年11月提出)。DrMOS模塊包括驅動器和功率MOSFET(圖2)，設計用于多相變換器。

　　對于一個DrMOS器件采用多芯片模塊的一個主要優(yōu)點是，可以使單獨MOSFET性能最佳化。然而，多芯片模塊的元件成本高于等效的單片方案。盡管如此，設計人員應從系統(tǒng)觀點看成本問題。

　　Fairchild公司的FDMF8700是一款支持Intel的DrMOS Vcoredc-dc變換器標準、用于大電流同步降壓應用的FET加驅動器的多芯片模塊。這是一個完全集成的功率級方案，采用8×8mm MLP封裝。它替代一個12V驅動器IC和3個N溝MOSFET，與分立元件方案相比，節(jié)省板空間50%。開關和驅動器管心的布線和尺寸是最佳化的，能工作在較高頻率。

　　不象分立方案那樣，寄生元件與板布線一起顯著地降低了系統(tǒng)效率，F(xiàn)DMF8700模塊的熱和電氣性能，使寄生效應最小，改善了總系統(tǒng)效率。在工作時，高端MOSFET對于快速開關是最佳的，而低端器件對于低RDS(ON)是最佳的。這種配置實現(xiàn)了變換12V總線到提供處理器芯核1.0V~1.4V(高達30A)電壓所需求的低占空比開關。

　　Fairchild家族的DrMOS多芯片模塊包括FDMF6700，F(xiàn)DMF8704，F(xiàn)DMF8704和FDMF8705(見圖3)。

　　圖2 DrMOS模塊包含驅動器和功率MOSFETs?？刂齐娐泛洼敵黾壘哂歇毩⒌牡?/P>

　　Renesas Technology America公司的RZJ20602NP集成一個驅動器IC和高、低端功率MOSFET在56引腳QFN封裝中。這種第二代驅動器-MOSFET產(chǎn)品工作在高達2MHz開關頻率，其最大輸出電流為40A。工作在1MHz，VIN=12V，VOUT=1.3V時，最高效率接近87%。在25A輸出電流時，功耗只有4.4W。

　　NXP公司的NXP PIP212-12M也滿足DrMOS規(guī)范。它由高端(控制FET)、低端(同步FET)和FET驅動器組成。它可以用做降壓穩(wěn)壓器構建單元，每相大于30A電流、工作頻率高達1MHz。

　　Semtech公司的SC2447是一款高頻率、雙相PWM降壓控制器，對于Philips和Renesas DrMOS是最佳的器件，適用于網(wǎng)絡系統(tǒng)電源。它采用固定頻率、連續(xù)導通峰電流模式的控制，具有良好的補償和快速瞬態(tài)響應。它產(chǎn)生兩個獨立的180?異相、30A輸出。每個相具有單獨的閉環(huán)軟啟動和過載停機定時器。

　　Intersil公司的ISL6307A控制微處理器芯核電壓調(diào)整(圖3)。微處理器負載可產(chǎn)生非常快沿率的負載瞬態(tài)。ISL6307A具有寬帶控制環(huán)和高達12MHz的紋波頻率，能為瞬態(tài)提供最佳響應。ISL6307A利用專利技術感測電流，來測量低端MOSFET導通期間跨接在低端MOSFET的RDS(ON)或輸出電感器dc電阻(DCR)上的電壓。電流感測器為精確電壓降、通道電流平衡和過流保護提供所需的信號?？删幊虄?nèi)部溫度補償功能補償電流感測元件的溫度系數(shù)。

　　圖3 由4個Fair child FDMF 8704DrMOS模塊和1個分離的四相Intersil ISL8307A PWM控制器組成的簡化四相電壓穩(wěn)壓器電路