設計高性能、低成本的筆記本電腦處理器電源

開關頻率設定必須足夠高，以便能以所要求的轉換速率對負載的瞬態(tài)變化做出響應。必須保證MOSFET的RDSON很低，以最大限度地減少高頻開關損耗，而且控制器的反饋環(huán)路的帶寬必須足夠高，以確保響應的快速性。

筆記本電腦的新型處理器對電源提出了更高的要求：電流應該更大、對負載階躍響應速度更快、輸出電壓在電壓識別(VID)碼刷新后應能做出更迅速的調整。如果現(xiàn)有的電源設計可以滿足最新的負載階躍響應用規(guī)范要求、可保證低紋波，且在所有工作模式下(特別是待機模式)都能實現(xiàn)高效率，那么把該設計復用到一個新系統(tǒng)則是一個優(yōu)先的選擇。不幸的是，較老的控制器無法直接通過現(xiàn)有的輸出電感來提供快速的負載階躍響應，因此它們需要額外的大電容讓瞬態(tài)過程變得平滑。不過，新的電源設計的可用空間與較老式設計所能利用的空間是相同的，因此無法放置額外的電容。本文將討論一種可行的替代方案。

解決新問題的新型控制器

對大多數(shù)筆記本電腦應用來說，兩相設計可以把電感電流值控制在每相20A或者更低，以便對負載階躍進行最快響應，并保證最低成本。開關頻率設定必須足夠高，以便能以所要求的轉換速率對負載的瞬態(tài)變化做出響應。必須保證MOSFET的RDSON很低，以最大限度地減少高頻開關損耗，而且控制器的反饋環(huán)路的帶寬必須足夠高，以確保響應的快速性。不幸的是，老式的控制器的帶寬有限。提高開關頻率并無裨益，因為很窄的帶寬限制了環(huán)路響應。電感不能提供很大的電流階躍，因此需要更多的大電容。這種設計的成本和尺寸非常大，而且限制了實時輸出電壓的階躍響應。

新型多相同步控制器可以解決這些問題。它們穩(wěn)定而高速的反饋回路可以實現(xiàn)尺寸更小、成本更低的設計。有些控制器還支持在較低開關頻率下單相工作，從而大大提高低電流和間歇電流條件下的效率。

圖1：當使用兩相電源，ADP3207A和ADP3419對負載階躍的響應。

若得到恰當?shù)难a償，高帶寬控制器可以應對最大的負載階躍而不會產(chǎn)生振蕩。控制器可以通過電感提供更多電流，因此從大電容上取走的電荷量更少。新型的控制器可以快速響應電流瞬態(tài)，并同時導通多個相，增加可用的負載電流而無需增加大電容?？刂破骺梢蕴幚砗艽蟮呢撦d階躍，從而讓電感、電容和MOSFET的選擇簡單易行。

確定電感值

每相數(shù)百kHz的開關頻率可以保證設計在開關損耗、紋波和輸出濾波器的尺寸等方面取得良好平衡。輸出濾波器中的電感值取決于紋波要求而非輸出電壓。

其中，R0是負載電阻，Vripple是所容許的、由于電感紋波電流所引起的紋波電壓。電感中的紋波電流峰峰值應該小于其最大DC電流的一半。8A的紋波電流在負載為2.5mΩ的情況下所對應的紋波電壓是20mVpp。對兩相電源來說，Vvid輸出電壓為1.115V，F(xiàn)SW＝280kHz，由以上公式可以計算出L≥423nH。

電感不應該在每相峰值電流處出現(xiàn)飽和，應該能承受磁芯損耗和平均繞組電流。使用盡可能小的電感可以減少輸出電容器的數(shù)量。電感的直流電阻會影響許多控制器設計中的電流敏感度，因而需要在功率損耗和測量精度之間取一個折衷的值。

最大限度減少輸出電容值

開關穩(wěn)壓器輸出端的陶瓷電容和大電容具有不同的作用。陶瓷電容負責處理CPU的高頻瞬態(tài)過程，將它們放置在CPU插座里面，可以實現(xiàn)最佳的瞬態(tài)抑制，但這限制了所放置的電容數(shù)量。如果需要額外的電容，則必須將它們放置在CPU插座附近。

最壞的瞬態(tài)過程通常是在深休眠狀態(tài)發(fā)生的最大負載階躍。開關的導通時間、最大輸出電流階躍和最大輸出轉換速率決定了在CPU電源引腳處的輸出濾波器的設計。對大多數(shù)筆記本應用來說，輸出電容至少為300μF，這可以通過32只并聯(lián)的0805 10μF陶瓷電容來獲得。PCB上寄生參數(shù)的變化將導致所需的電容數(shù)量量發(fā)生改變。

簡單地在低頻輸出濾波端放置一堆大電容，除了成本很高、尺寸很大外并無什么好處。實時的電壓變化設定了一個上限值，即電源必須能產(chǎn)生電壓躍升，且在給定的時間內穩(wěn)定到特定的誤差帶內。輸出端還要求輸出電容具有最小電容值限制，以便在最大負載階躍Io條件下和最大可容忍的過沖范圍內，保證具有平滑的負載電壓。

在最大的可容忍過壓Vosmax條件下，負載電壓是這些方程可以確定大電容Cx的極限值

，其中K=-ln (VERR / VV)。

為了滿足上述方程，大電容的等效串聯(lián)電阻(ESR)應該小于降壓電阻Ro的兩倍。如果上述方程的求解結果表明Cxmin大于Cxmax，則可以減小電感值，或者增加更多的相，以滿足Vvid階躍要求。若要求在減小電感的同時維持相同的輸出紋波，則開關頻率應該提高。

例如，若Cz=320μF，實時VID階躍為22μs、220mV階躍(tv和Vv)，限制過沖電壓為27mV，穩(wěn)態(tài)電壓誤差(Verr)為10mV，則大電容應該在1.1mF到2.1mF的范圍內。若采用4個330μF的鋁電解電容，且每個電容的ESR典型值為6mΩ，則總的電容值為1.32mF，總的ESR為1.5mΩ。

大電容的等效串聯(lián)電感(ESL)應該足夠低，以便在負載出現(xiàn)階躍時抑制高頻振鈴。

ESL=Cz×Ro2×Q2，其中，對于臨界阻尼系統(tǒng)來說，Q2被限制為2。

如果大電容的ESL太大了，則可以增加陶瓷電容的數(shù)量，或者采用ESL較小的大電容。

MOSFET的選擇

降壓電源中的MOS功率器件需要具有很低的RDSON，以使導通損耗和功率耗散最小化。它們還要求很低的輸入電容，以最大限度減少導通時間。更快且CISS更低的器件具有更高的RDSON，因此需要在這幾個指標之間進行折衷。由于采用MOSFET驅動電路，所以柵極驅動電壓被限制為5V，這樣，具有邏輯電平閾值的MOSFET便成了唯一選擇。來自主電流和紋波電流的功率耗散是同步MOSFET功率損耗的主要組成部分。

圖2：ADP3207A的電路實例。ADP3207A在處理器選擇低功耗工作時，可以變換到單相工作模式。

如果逆?zhèn)鬏旊娙菰陂_關節(jié)點變?yōu)楦唠娖綍r將足夠多的電荷耦合到柵極上，同步MOSFET可能會意外導通。這會導致主器件和同步器件同時導通的直通現(xiàn)象(shoot-through)。為防止這種情況出現(xiàn)，可以使用一個反饋電容，并使它與同步器件上輸入電容的比值為1:10或者更低。

同步MOSFET的關斷時間應該小于每相的MOSFET驅動器的非重疊死區(qū)時間(dead time)。舉例來說，ADI公司的ADP3419 MOSFET驅動器的輸出阻抗為1.5Ω，其典型的死區(qū)時間為45ns。如果使用一個典型柵電阻為1Ω的MOSFET，并讓RC時間常數(shù)小于45ns，則總的柵電容值的上限為9,000pF。

當使用兩個并聯(lián)MOSFET時，每個柵電容應該小于4,500pF。

高壓端的MOSFET要求能承受導通電流和開關損耗所產(chǎn)生的功耗。開關損耗來自于開關的導通和關斷，因此這些FET的輸入電容值必須小于同步MOSFET的輸入電容值。

需要注意的另一問題是每一相驅動電路的損耗。每個驅動器的總待機功耗加上提供柵電荷時對應的功耗，應該小于驅動器在最高環(huán)境溫度下的熱耗散極限。對于工作在溫度可高達90oC的PCB上的 SOIC封裝來說，0.5W的總耗散對應120oC的結溫。

推薦的輸入電容值

高功率側的MOSFET的漏極電流近似于方波，其占空比等于n×Vout / Vin，最大輸出電流幅值則乘以1/n。為濾除輸入紋波，必須保證輸入電容的ESR很低，具體值根據(jù)最大RMS電流來確定。這個RMS電流為

在最小8V電池電壓條件下，當最大占空比Dmax為0.144時，從式(5)可以得出Icrms等于9.05A。

電容器制造商給出的電流額定值可能是根據(jù)2,000小時的使用壽命給出的，因此必須使用額定值高于采用計算出的Icrms時的電容值。

輸入電容值由可接受的紋波量來決定。電容的ESR和AC電流必須很低以滿足系統(tǒng)要求。

對