超低功耗電子電路系統(tǒng)設(shè)計(jì)原則

雖然超低功耗設(shè)計(jì)仍然是在CMOS集成電路(IC)基礎(chǔ)上發(fā)展起來的，但是因?yàn)橛脩舯姸?，?shù)千種專用或通用超低功耗IC不斷涌現(xiàn)，使設(shè)計(jì)人員不再在傳統(tǒng)的CMOS型IC上下功夫，轉(zhuǎn)而選擇新型超低功耗IC，致使近年來產(chǎn)生了多種超低功耗儀表。電池供電的水表、暖氣表和煤氣表近幾年能夠發(fā)展起來就是一個(gè)證明。目前，電池供電的單片機(jī)則是超低功耗IC的代表。

本文將對(duì)超低功耗電路設(shè)計(jì)原則進(jìn)行分析，并就怎樣設(shè)計(jì)成超低功耗的產(chǎn)品作一些論述，從而證明了這種電路在電路結(jié)構(gòu)和性價(jià)比等方面對(duì)傳統(tǒng)電路極具競爭力。

1 CMOS集成電路的功耗分析

無論是低功耗還是超低功耗IC，主要還是建立在CMOS電路基礎(chǔ)上的。雖然超低功耗IC對(duì)單元電路進(jìn)行了新形式的設(shè)計(jì)，但作為功耗分析，仍然離不開CMOS電路基本原理。以74系列為代表的TTL集成電路，每門的平均功耗約為10mW；低功耗的TTL集成電路，每門平均功耗只有1mW。74系列高速CMOS電路，每門平均功耗約為10μW；而超低功耗CMOS通用小規(guī)模IC，整片的靜態(tài)平均功耗卻可低于10μW。傳統(tǒng)的單片機(jī)，休眠電流常在50μA~2mA范圍內(nèi)；而超低功耗的單片機(jī)休眠電流可達(dá)到1μA以下。

CMOS電路的動(dòng)態(tài)功耗不僅取決于負(fù)載，而且就電路內(nèi)部而言，功耗與電源電壓、集成度、輸出電平以及工作頻率都有密切聯(lián)系。因此設(shè)計(jì)超低功耗電路時(shí)不得不對(duì)全部元件的內(nèi)外性質(zhì)做仔細(xì)分析。

CHMOS或CMOS電路的功耗特性一般可以表示為：

P=PD+PA

式中， P--總功耗

PD--靜態(tài)功耗，

PD=VDD·IDD 　 (1)

PA--動(dòng)態(tài)功耗，

PA=PTC+PC＝VDD·ITC+Fclv2dd (2)

PTC --瞬時(shí)導(dǎo)通功耗

PC--輸出電容充放電功耗

VDD--工作電源電壓

IDD--靜態(tài)時(shí)由電源流向電路內(nèi)部的電流

ITC--脈沖電流的時(shí)間平均值

f--輸入脈沖重復(fù)頻率

CL--電路輸出端的負(fù)載電容

式(1)為靜態(tài)功耗表達(dá)式。其中，靜態(tài)功耗電流IDD值常用于評(píng)價(jià)電路的靜態(tài)功耗大小。它以電路中流經(jīng)各PN結(jié)的反向漏電流為主，而且它與電源電壓VDD有關(guān)，隨著VDD的加大，IDD亦增大。

式(2)為總的動(dòng)態(tài)功耗表達(dá)式。動(dòng)態(tài)功耗體現(xiàn)在電路進(jìn)行邏輯狀態(tài)轉(zhuǎn)換過程中內(nèi)部消耗的功率。對(duì)CMOS電路來說，動(dòng)態(tài)功耗反映了輸入信號(hào)出現(xiàn)變化時(shí)所形成的功耗增量。動(dòng)態(tài)功耗表現(xiàn)在以下兩方面：

第一是瞬時(shí)導(dǎo)通功耗，即在信號(hào)狀態(tài)轉(zhuǎn)換過程，某一回路(如互補(bǔ)電路)的P溝道和N溝道晶體管同時(shí)導(dǎo)通，由電源流經(jīng)兩個(gè)導(dǎo)通溝道的電流所消耗的功率。 當(dāng)輸入脈沖電壓的幅度大于PMOS和NMOS兩個(gè)開啟電壓的絕對(duì)值之和時(shí)，將在上升沿和下降沿產(chǎn)生瞬時(shí)導(dǎo)通功耗，如圖1所示。

圖中，假設(shè)兩個(gè)MOS晶體管的開啟電壓分別為VTN和VTP，并且滿足VDD＞VTN+|VTP|的關(guān)系。輸入電壓由邏輯低電平過渡到邏輯高電平，在t1至t2期間，既滿足VI＞VTN，也滿足(VDD-VI)＞|VTP|的條件，因此從VDD到VSS之間有瞬時(shí)導(dǎo)通電流iTC通過。而這些瞬時(shí)導(dǎo)通電流在整個(gè)信號(hào)周期內(nèi)的過渡過程時(shí)間的平均值形成ITC，從而有：

PTC＝VDD ITC (3)

由此可見，PTC隨著電源電壓VDD或脈沖頻率f的增加而增加，并且與脈沖電流的波形有關(guān)。如果電流波形峰值大，過渡過程中導(dǎo)通持續(xù)時(shí)間長，則PTC增大。影響電流脈沖波形形狀的因素比較多，例如，輸入電壓VI跳變過程較慢，則脈沖電流iTC持續(xù)時(shí)間就比較長；而MOS晶體管的開啟電壓低、跨導(dǎo)大，則脈沖電流iTC的峰值也大。

第二是電容充放電功耗。電路輸出端邏輯電平的改變總是伴隨著輸出電容CL的充放電過程。以帶有負(fù)載電容CL的互補(bǔ)電路的輸出端為例，由邏輯低電平變?yōu)檫壿嫺唠娖綍r(shí)，VDD通過導(dǎo)通的P溝道電阻對(duì)輸出電容CL充電；由邏輯高電平變?yōu)檫壿嫷碗娖綍r(shí)，CL通過導(dǎo)通的Ｎ溝道電阻放電。這種充放電過程在電路內(nèi)部要消耗功率。將電容CL的瞬時(shí)充、放電電流與VDD之積進(jìn)行積分，可以計(jì)算出電容充放電功耗PC，可表示為：

PC= fCL VDD2 (4)

由此看出，這部分功耗主要取決于外部使用條件f、CL和VDD三個(gè)參數(shù)，而與電路內(nèi)部本身參數(shù)幾乎無關(guān)。

從以上對(duì)CMOS電路的功耗分析可以看出，系統(tǒng)的總功耗與系統(tǒng)的電源電壓有很大關(guān)系。而動(dòng)態(tài)功耗除了與電源電壓的平方有關(guān)外，還與其工作脈沖重復(fù)頻率、脈沖波形以及輸出容性負(fù)載有關(guān)。

2 超低功耗系統(tǒng)設(shè)計(jì)原則

通過以上分析，可以總結(jié)出超低功耗系統(tǒng)的設(shè)計(jì)原則。在設(shè)計(jì)超低功耗系統(tǒng)時(shí)，要對(duì)電源電壓、時(shí)鐘頻率以及靜態(tài)功耗進(jìn)行控制。這就形成了電源宜低不宜高、時(shí)鐘宜慢不宜快、系統(tǒng)(器件)宜靜不宜動(dòng)的"三相宜"原則。

結(jié)合三相宜原則，對(duì)硬件及軟件設(shè)計(jì)時(shí)要注意以下四個(gè)問題：

·微處理器MCU的選擇

·IC器件的選擇

·供電管理硬件設(shè)計(jì)

·系統(tǒng)低功耗的運(yùn)行管理

2.1 微處理器MCU的選擇

隨著超低功耗系統(tǒng)的興起，一些大的單片機(jī)廠商都推出了自己的低功耗產(chǎn)品。如Intel公司的80C31系列，Philips公司的51LPC系列、Microchip公司的PIC系列以及TI公司的MSP430系列等。雖然它們都采用了具有低功耗特點(diǎn)的CHMOS工藝，但新老產(chǎn)品在低功耗性能上又有很大差別。

由式(4)可以粗略地看出，如果單片機(jī)本身具有超低功耗特性，首先必須能在低電壓和低頻率之下工作。

其次，還要看單片機(jī)自身的特性。例如是否是面向超低功耗應(yīng)用而設(shè)計(jì)的單片機(jī)，它具有幾種休眠模式、工作電流大小為何、休眠電流大小為何等。

表1列出了兩種單片機(jī)(Intel的80C31和Philips的P87LPC764)的低功耗特性。

由表1可知，Intel公司的80C31和Philips的P87LPC764都有兩種低功耗模式：空閑模式和掉電模式。在掉電模式下，80C31的電源電流為50μA，而P87LPC764的電源電流僅為1μA。

此外，TI公司的MSP430F135單片機(jī)具有低電源電壓范圍(1.8~3.6V)和低工作電流特性，如在主頻32kHz/電源電壓2.2V時(shí)工作電流為7μA；在1MHz/2.2V時(shí)工作電流為250μA。它可以工作在低時(shí)鐘頻率下，如32.768kHz；還具有5種低功耗模式，備用模式時(shí)為1.3μA，而選用第五種低功耗工作模式時(shí)，甚至能達(dá)到0.1μA的休眠電流。

總之，低電源電壓和低時(shí)鐘頻率都對(duì)單片機(jī)的選擇有很大的影響，再加上各種單片本身所具有的低功耗特性，選擇合適的單片機(jī)對(duì)降低整個(gè)系統(tǒng)的功耗大有益處。

2.2 外圍器件的選擇

作為一個(gè)完整的電路系統(tǒng)，如果要整個(gè)系統(tǒng)的功耗都得以降低，單靠單片機(jī)本身并不能完成，其外圍元器件的選擇也相當(dāng)重要。在模擬電路方面，在滿足其性能要求的同時(shí)，盡量選用與單片機(jī)工作電源相匹配的低電源產(chǎn)品以及專為低功耗系統(tǒng)設(shè)計(jì)的器件。

MAXIM公司的一些IC產(chǎn)品，如運(yùn)放MAX4131/2/3/4、比較器MAX987/991等；Philips公司的一些I2C器件，如PCF8574、PCF8563；還有ATMEL公司的24WC系列的I2C器件等都是μA級(jí)產(chǎn)品?，F(xiàn)在各大IC生產(chǎn)廠商幾乎都在這類產(chǎn)品上有所發(fā)展。

對(duì)于數(shù)字電路，一般都選HCMOS器件。僅從功耗角度考慮，對(duì)于74系列芯片可選用74HC或74HCT系列。后者比74LS系列的每門功耗小上百、上千倍。對(duì)于4000系列芯片也可選用HC或HCT系列。

最后就是顯示屏，自然也要選那些低電源電壓和低功耗產(chǎn)品。

2.3 電源管理硬件設(shè)計(jì)

采用單電池電源實(shí)現(xiàn)多分支電源網(wǎng)絡(luò)管理，使得系統(tǒng)各功能模塊的電源相對(duì)獨(dú)立供電，在不工作時(shí)可以分別斷電，以節(jié)省功耗。

在供電控制方式中，選擇具有可關(guān)斷的DC-DC模塊或電源總線開關(guān)。這樣可以利用微機(jī)做到實(shí)時(shí)關(guān)斷控制，有利于獨(dú)立供電支路功耗的管理。

在供電控制方式中的總線電源開關(guān)要選擇那些導(dǎo)通電阻小、靜態(tài)功耗小、開關(guān)速度快、驅(qū)動(dòng)電流小的器件，首選MOSFET。

對(duì)于系統(tǒng)中電源泄漏電流也要進(jìn)行檢查，包括系統(tǒng)電源泄漏、RC泄漏、分布電路泄漏、保護(hù)電路泄漏、意外泄漏等。其間還要耐心進(jìn)行靜態(tài)運(yùn)行的全功耗測(cè)定與比較。此外還有電源關(guān)斷的防泄漏，都要在電路設(shè)計(jì)中精心考慮，切實(shí)把系統(tǒng)功耗降到最低。

2.4 系統(tǒng)低功耗的運(yùn)行管理

此部分強(qiáng)調(diào)軟件的管理。結(jié)合硬件的設(shè)計(jì)，應(yīng)消除程序的無謂循環(huán)等待。當(dāng)系統(tǒng)不工作時(shí)，應(yīng)使單片機(jī)及時(shí)進(jìn)入低功耗或休眠模式?？蛇x擇關(guān)斷CPU時(shí)鐘或系統(tǒng)時(shí)鐘，對(duì)時(shí)鐘的控制要做到忙時(shí)多用、閑時(shí)少用、不用關(guān)閉的原則。對(duì)外圍電路通過SHDN(關(guān)斷)控制其工作時(shí)間。

選擇盡可能低的工作頻率作為系統(tǒng)時(shí)鐘和信號(hào)頻率。

結(jié)合硬件中外圍模塊的低功耗控制功能，分別利用軟件控制外圍模塊電源的開啟和導(dǎo)通。

對(duì)于顯示器件，不用動(dòng)態(tài)掃描方式，而用靜態(tài)顯示方式。顯示過后，可以關(guān)掉顯示，甚至關(guān)掉顯示模塊的振蕩時(shí)鐘。

對(duì)于可程控的數(shù)字量輸出的IC管腳，因?yàn)榭紤]驅(qū)動(dòng)負(fù)載能力，負(fù)載常接正電源。所以在不工作時(shí)，這些管腳要盡量控制輸出為高電平。

最后還要提出一個(gè)重要原則，就是盡量用軟件替代硬件的原則。這樣不僅簡化了硬件設(shè)計(jì)，而且對(duì)降低功耗也起到了重要的作用。

以上分別對(duì)CMOS電路特性和超低功耗電路系統(tǒng)硬件和軟件設(shè)計(jì)中應(yīng)遵循的一些原則進(jìn)行了分析。除此以外，還有其它一些應(yīng)注意的問題，如減少電路的分布電容，在工作正常的情況下最大限度地加大各通路的阻抗等等，不再贅述。

參考文獻(xiàn)

1 胡大可．MSP430系列FLASH型超低功耗16位單片機(jī)．北京：北京航空航天大學(xué)出版社，2001

2 周慈航．PHILIPS 51LPC系列OTP單片機(jī)原理及設(shè)計(jì)．北京：北京航空航天大學(xué)出版社，2000