基于MPEG-2算法的列車語音記錄設備

前言

列車運行監(jiān)控記錄裝置在鐵路的安全運輸過程中發(fā)揮了巨大的作用，但不足的是沒有語音記錄功能。為了解決這個問題，按照鐵道部的技術要求，本文研究開發(fā)了一種新型列車語音記錄設備。該設備主要用于對乘務員機車聯(lián)控進行錄音，并可協(xié)同監(jiān)控裝置分析行車事故，為機務部門和運輸部門的科學管理提供新的技術手段。鑒于常見設備的技術指標及標準，對于語音的數(shù)字化，以16khz的采樣頻率、16位量化精度進行采樣，在編碼方面，采用mpeg-2壓縮編碼方式。

硬件系統(tǒng)組成

該語音記錄設備如圖1所示，整個系統(tǒng)由adc、dsp、cpld控制器，flash大容量存儲器及l(fā)cd顯示屏等組成。

在本系統(tǒng)中，adc用來完成信號的轉換，數(shù)據(jù)格式在16、18、20位之間可選，dsp為系統(tǒng)的核心數(shù)字處理器，功能強大，完成數(shù)字信號的壓縮編碼，cpld用于數(shù)據(jù)傳送的控制以及對adc、flash和lcd顯示屏等器件的初始化檢測設置，flash用來存儲數(shù)據(jù)，lcd顯示屏用來顯示當前系統(tǒng)的狀態(tài)，如運行等待和數(shù)據(jù)處理等。系統(tǒng)上電后，若有語音信號，則輸入adc，得到一串數(shù)字信號送入dsp進行數(shù)據(jù)壓縮編碼，經(jīng)過壓縮編碼的數(shù)據(jù)由cpld存儲到flash中，整個系統(tǒng)以流水線的方式工作，數(shù)據(jù)的采集、壓縮編碼和存儲同時進行。

a/d轉換器uda1341ts

uda1341ts是由philips公司生產(chǎn)的一款單片立體聲a/d、d/a轉換器，工作電壓為3.0v，信噪比為97db，具有雙通道輸入功能，采樣頻率在16，32和44.1khz之間可選。

uda1341ts與dsp構成語音信號采集系統(tǒng)，主要涉及到位采樣時鐘（bck）、字同步時鐘（ws）、采樣數(shù)據(jù)輸出（datao），系統(tǒng)時鐘輸入（sysclk）這幾個對時序有要求的引腳。系統(tǒng)中，datao作為輸出引腳，與dsp的bdr0引腳相連；bck、ws、sysclk作為輸入引腳，其時序由dsp供給。uda1341ts的系統(tǒng)時鐘只能是256fs、384fs、512fs，通過對狀態(tài)寄存器的sc0位和sc1位編程可實現(xiàn)系統(tǒng)時鐘的選擇設置。這里fs是語音信號的采樣頻率。在采樣數(shù)據(jù)時，ws用來指明uda1341ts的datao輸出的有效數(shù)據(jù)。當系統(tǒng)對vinl（左聲道）端口進行采樣時，ws的上升沿表明一幀數(shù)據(jù)的起始，下降沿表明一幀數(shù)據(jù)的結束；當系統(tǒng)對vinr（右聲道）端口進行采樣時，ws的下降沿表明一幀數(shù)據(jù)的起始，上升沿表明一幀數(shù)據(jù)的結束。

uda1341ts提供了一個l3端口，利用cpld控制器對l3的l3data、l3mode和l3clock三個引腳進行編程，可以設置其內部的寄存器。當l3mode引腳為低電平時，通過l3data引腳輸入寄存器地址信息；當l3data引腳為高電平時，通過l3data引腳輸入有關寄存器設置的數(shù)據(jù)信息（如設置芯片系統(tǒng)時鐘頻率、數(shù)據(jù)輸入格式、芯片工作模式等）。uda1341ts與dsp的mcbsp（多通道緩沖同步串口）相連，各種同步信號由dsp產(chǎn)生，這樣就保證了新數(shù)據(jù)的正常接收以及已接收數(shù)據(jù)的正常處理。uda1341ts與dsp的硬件連接如圖2所示。

語音編碼器tms320vc5402

數(shù)字語音信號的壓縮需要大量的數(shù)字信號處理，一般單片機是無法完成的，所以本系統(tǒng)選用ti公司的dsp芯片tms320vc5402（以下簡稱c5402）對語音信號進行壓縮處理。

c5402通過它的msbsp與語音采樣轉換器uda1341ts通信。mcbsp提供了全雙工的通信機制，以及雙緩存的發(fā)送寄存器和三緩存的接收寄存器，允許連續(xù)的數(shù)據(jù)流傳輸，數(shù)據(jù)寬度的8、12、16、20、24、32位之間可選；mcbsp與adc的通信通過bdr0引腳實現(xiàn)，通信過程的控制則由bclkr0、bclkr1、bfsr0等三條引腳實現(xiàn)。

cpld低速控制

dsp作為高速的運算處理器不合適低速的控制應用。對uda1341ts檢測、初始化，對lcd的控制以及對flash的存儲控制都是低速的控制。本系統(tǒng)選用cpld來完成這些工作。cpld為altera公司的epm7128s，開發(fā)仿真環(huán)境為altera公司的max-plusii。因為dsp的地址線a0、a1、a2要被某些芯片使用，所以選取a3-a7、a15共6根地址線和i/o空間選擇信號is的反共同產(chǎn)生系統(tǒng)中各芯片的選通信號。cpld中的控制電路負責產(chǎn)生各種讀寫信號，如flash的讀信號mem_rd和寫信號mem_wr等。

在該系統(tǒng)中，c5402要產(chǎn)生許多控制信號（如flash程序頁的選擇信號ppg2-ppgo等），同時也要監(jiān)視和讀取外部的狀態(tài)。因為c5402只有兩個通用i/o引腳，所以用cpld來對其進行i/o端口擴展。cpld內部通過一個8位dff觸發(fā)器實現(xiàn)對數(shù)據(jù)的輸出。另外，通過8個三態(tài)門，將8位輸入狀態(tài)放到c5402數(shù)據(jù)總線的低8位上。c5402有4個中斷輸入intr3反—intr0的反。cpld的中斷選擇模塊可以從最多8個外部中斷信號中選擇4個作為c5402的中斷輸入，提高了系統(tǒng)的靈活性。

軟件設計

軟件設計主要包括adc的程序設計，語音數(shù)據(jù)的壓縮編碼等。

adc的程序設計

adc以16khz的采樣頻率、16位量化精度進行采樣，采樣的位同步信號，幀同步信號、數(shù)據(jù)位時鐘信號均由dsp提供，所以對mcbsp相關寄存器的編程，如引腳控制寄存器（pcr）的編程，串口控制器（spcr1，spcr2）的編程，接收控制寄存器（rcr1x，rcr2x）以及發(fā)送控制寄存器（xcr1，xcr2）的編程會影響語音信號的最終效果，所以用戶在開發(fā)之前必須詳細參閱相關資料。

語音數(shù)據(jù)編碼

本文采用通用的mpeg-2語音壓縮編碼算法，該算法是幀數(shù)據(jù)結構編碼，一幀的樣點值是576，以uda1341ts的16khz采樣頻率計算，一幀數(shù)據(jù)的編碼要求在72ms內完成。c5402的指令周期是10ns，在滿足算法要求的情況下，進行雙通道實時編碼約需要10ms，所以c5402可以完成該算法的實時編碼。主要包括以下幾方面：濾波器組的運算；心理聲學模型的運算；量化編碼；幀數(shù)據(jù)格式化。

濾波器組的作用是完成信號從時域到頻域的映射。心理聲學模型的計算是利用1024點的fft，對輸入的語音信號進行頻譜分析，再結合時頻映射的結果，計算出各子帶人耳的掩蔽特性。量化編碼是通過各子帶人耳的掩蔽特性和輸出比特率的要求，計算出各子帶編碼所需的比特分配信息，并且對各子帶數(shù)據(jù)進行線性量化編碼的過程。程序的后續(xù)工作是按照mpeg-2標準對數(shù)據(jù)進行格式化，其目的是使數(shù)據(jù)編碼后能被正確地解碼、系統(tǒng)主程序如圖3所示。

幀內編碼是dsp按照mpeg-2標準對adc傳來的數(shù)字語音信號進行壓縮編碼，其流程如圖4所示。

結語

系統(tǒng)上電運行后，經(jīng)多次實驗測試，運行情況穩(wěn)定。目前該設備已經(jīng)進行現(xiàn)場調試運用，開始部分裝車運行，滿足了列車語音記錄的實際要求。