基于ATmega8的DDS信號(hào)發(fā)生器的設(shè)計(jì)

　　1引言　

　　頻率源是雷達(dá)、通信、電子對(duì)抗與電子系統(tǒng)實(shí)現(xiàn)高性能指標(biāo)的關(guān)鍵，很多現(xiàn)代電子設(shè)備和系統(tǒng)的功能都直接依賴(lài)于所用頻率源的性能，因此頻率源被人們喻為眾多電子系統(tǒng)的“心臟”。而當(dāng)今高性能的頻率源均通過(guò)頻率合成技術(shù)來(lái)實(shí)現(xiàn)。頻率合成器是利用一個(gè)或多個(gè)標(biāo)準(zhǔn)信號(hào)，通過(guò)各種技術(shù)途徑產(chǎn)生大量離散頻率信號(hào)的設(shè)備。傳統(tǒng)的頻率合成器有直接模擬合成法與鎖相環(huán)合成法兩種。直接模擬合成法利用倍頻、分頻、混頻及濾波，從單一或幾個(gè)參考頻率中產(chǎn)生多個(gè)所需的頻率。該方法頻率轉(zhuǎn)換時(shí)間快（小于100ns），但是體積大、功耗大，目前已基本不被采用。鎖相環(huán)式頻率合成器具有很好的窄帶跟蹤特性，可以很好地選擇所需頻率的信號(hào)，抑制雜散分量，并且避免了大量的濾波器，有利于集成化和小型化。但存在高分辨率和快轉(zhuǎn)換速度之間的矛盾，一般只能用于大步進(jìn)頻率合成技術(shù)中。

　　直接數(shù)字頻率合成（DDS）是近年來(lái)發(fā)展起來(lái)的一種新的頻率合成技術(shù)。其主要優(yōu)點(diǎn)是相對(duì)帶寬很寬、頻率轉(zhuǎn)換時(shí)間極短（可小于20ns）、頻率分辨率很高、全數(shù)字化結(jié)構(gòu)便于集成、輸出相位連續(xù)、頻率、相位和幅度均可實(shí)現(xiàn)程控。因此，能夠與計(jì)算機(jī)緊密結(jié)合在一起，充分發(fā)揮軟件的作用。作為應(yīng)用，現(xiàn)在已有DDS產(chǎn)品用于接收機(jī)本振、信號(hào)發(fā)生器、通信系統(tǒng)、雷達(dá)系統(tǒng)、跳頻通信系統(tǒng)等。

　　2DDS的基本工作原理

　　直接數(shù)字頻率合成是采用數(shù)字化技術(shù)，通過(guò)控制相位的變化速度，直接產(chǎn)生各種不同頻率信號(hào)的一種頻率合成方法。DDS的基本結(jié)構(gòu)如圖1所示，它主要由相位累加器、正弦ROM表、D/A轉(zhuǎn)換器和低通濾波器構(gòu)成。

　　參考時(shí)鐘ｆr由一個(gè)穩(wěn)定的晶體振蕩器產(chǎn)生。相位累加器由Ｎ位加法器與Ｎ位相位寄存器級(jí)聯(lián)構(gòu)成，類(lèi)似于一個(gè)簡(jiǎn)單的加法器。每來(lái)一個(gè)時(shí)鐘脈沖，加法器將頻率控制數(shù)據(jù)與相位寄存器輸出的累積相位數(shù)據(jù)相加，把相加后的結(jié)果送至相位寄存器的數(shù)據(jù)輸入端。相位寄存器將加法器在上一個(gè)時(shí)鐘作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘的作用下繼續(xù)與頻率控制數(shù)據(jù)相加。這樣，相位累加器在參考時(shí)鐘的作用下，進(jìn)行線(xiàn)性相位累加，當(dāng)相位累加器累積滿(mǎn)量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作，這個(gè)周期就是DDS合成信號(hào)的一個(gè)頻率周期，累加器的溢出頻率就是DDS輸出的信號(hào)頻率。

　　在參考時(shí)鐘ｆr的控制下，頻率控制字由累加器累加以得到相應(yīng)的相位數(shù)據(jù)，把此數(shù)據(jù)作為取樣地址，來(lái)尋址正弦ＲＯＭ表進(jìn)行相位－幅度變換，即可在給定的時(shí)間上確定輸出的波形幅值。DAC將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號(hào)，低通濾波器用于濾除不需要的取樣分量，這樣即可得到由頻率控制字決定的連續(xù)變化的輸出正弦波。

　　DDS的輸出頻率f0和參考時(shí)鐘fr、相位累加器長(zhǎng)度N以及頻率控制字FSW的關(guān)系為： ; DDS的頻率分辨率為： ；由于DDS的輸出最大頻率受奈奎斯特抽樣定理限制，所以DDS 的最高輸出頻率為fr/2，但在實(shí)際設(shè)計(jì)的DDS系統(tǒng)中，由于輸出濾波器的非理想性，一般輸出信號(hào)的最大頻率只能達(dá)到參考時(shí)鐘頻率fr的40%左右。

　　3基于ATmega8的DDS信號(hào)發(fā)生器設(shè)計(jì)

　?。?）硬件設(shè)計(jì)

　　系統(tǒng)框圖如圖2所示。

　　本系統(tǒng)采用AD公司的DDS芯片AD9832。AD9832是一塊集成了一個(gè)32位的相位累加器、正弦函數(shù)功能查詢(xún)表和一個(gè)10位D/A轉(zhuǎn)換器的CMOS芯片。它的最高時(shí)鐘頻率為25MHz，內(nèi)部包含兩個(gè)32位的頻率寄存器和四個(gè)12位的相位寄存器，可以產(chǎn)生一個(gè)最高頻率為10MHz，頻率和相位都可以編程控制的模擬正弦波，它的頻率分辨率為0.00582Hz，相移可以是(360/4096)°的任意整數(shù)倍，易于實(shí)現(xiàn)靈活的高精度PSK和FSK調(diào)制。