ARM-WinCE分布式系統(tǒng)平臺(tái)的時(shí)鐘同步設(shè)計(jì)

2 硬件設(shè)計(jì)

由于IEEE1588協(xié)議運(yùn)行于以太網(wǎng)，在基于ARM的嵌入式系統(tǒng)上采用DP83640芯片移植IEEE1588協(xié)議的硬件基確是為系統(tǒng)增加以太網(wǎng)接口電路。以太網(wǎng)接口電路主要由媒體訪問控制(Medium Access Control，MAC)器和物理層(Physical Layer，PHY)收發(fā)器兩部分構(gòu)成。MAC控制器芯片實(shí)現(xiàn)OSI模型數(shù)據(jù)鏈路層的功能，提供尋址機(jī)構(gòu)、數(shù)據(jù)幀的構(gòu)建、數(shù)據(jù)差錯(cuò)檢查、傳送控制、向網(wǎng)絡(luò)層提供標(biāo)準(zhǔn)的數(shù)據(jù)接口等功能。PHY芯片實(shí)現(xiàn)OSI模型物理層的功能，定義了數(shù)據(jù)傳送與接收所需要的電與光信號(hào)、線路狀態(tài)、時(shí)鐘基準(zhǔn)、數(shù)據(jù)編碼和電路等，并向數(shù)據(jù)鏈路層設(shè)備提供標(biāo)準(zhǔn)接口。ARM處理器、MAC芯片與PHY芯片三者之間的關(guān)系是MAC芯片向上通過其處理器接口(Processor Interface)與ARM處理器的高級(jí)外設(shè)總線(APB)連接，向下通過其媒體獨(dú)立接口(Media Independent Interface，MII)接口與PHY芯片連接。最終，PHY芯片與RJ45接口連接。

本文使用SAMSUNG公司的S3C2440A型ARM處理器，其內(nèi)部設(shè)有集成MAC控制器，而DP83640芯片只是PHY收發(fā)器，因此二者之間還需要增加MAC芯片。由于目前常用的以太網(wǎng)控制器都集成了MAC控制器和PHY收發(fā)器，這里選用DAVICOM公司的DM9000以太網(wǎng)芯片，其特點(diǎn)是：具有MII接口可以和片外PHY芯片連接；寄存器操作簡單有效；成本低廉。

實(shí)現(xiàn)S3C2440A與DM9000連接，必須對(duì)兩者間的數(shù)據(jù)、地址、控制三大總線進(jìn)行連接和轉(zhuǎn)換，其連接關(guān)系如圖2所示。

S3C2440A的數(shù)據(jù)線D[15：0]與DM9000的地址、數(shù)據(jù)復(fù)用數(shù)據(jù)線SD[15：0]連接用來實(shí)現(xiàn)S3C2440A與DM9000之間的數(shù)據(jù)傳輸。芯片選擇信號(hào)AEN與S3C2440A的片選使能信號(hào)nGSC4連接，當(dāng)訪問0x20000000-0x27FF FFFF這個(gè)范圍的地址時(shí)會(huì)激活片選使能信號(hào)nGCS4。DM9000默認(rèn)I／O基地址為300H。CMD引腳用于設(shè)置COMMAND模式，與S3C2440A的ADDR2連接CMD為高電平時(shí)，選擇數(shù)據(jù)端口。CMD為低電平時(shí)，選地址端口。數(shù)據(jù)端口和地址端口的地址碼由下式?jīng)Q定：
DM9000地址端口=高位片選地址+300H+0H
DM9000數(shù)據(jù)端口=高位片選地址+300H+4H

高位片選地址由S3C2440A芯片的nGCS4提供，即為：0x20000000。因此DM9000的地址IO基址為0x20000000，數(shù)據(jù)IO基址為0x2000 0004。向地址IO寫數(shù)據(jù)時(shí)不會(huì)激活A(yù)DDR2，CMD為低電平，所以向DM9000傳送的數(shù)據(jù)為地址，而向數(shù)據(jù)IO寫數(shù)據(jù)時(shí)會(huì)激活A(yù)DDR2，CMD為高電平，向DM9000傳送的數(shù)據(jù)為數(shù)據(jù)。S3C2440的輸出使能引腳nOE連接DM9000的讀引腳IOR，寫使能引腳nWE連接DM9000的寫引腳IOW。DM9000的中斷請(qǐng)求引腳INT連接S3C2440的外部中斷請(qǐng)求引腳EINT7，使得S3C2440A能夠響應(yīng)DM9000的中斷。

DM9000與DP83640之間通過標(biāo)準(zhǔn)MII接口連接，RXD[3：0]為接收數(shù)據(jù)線，TXD[3．0]為發(fā)送數(shù)據(jù)線，CRS為載波檢測信號(hào)，COL為沖突檢測信號(hào)，RX_DV為數(shù)據(jù)有效信號(hào)，RX_ER為接收錯(cuò)誤信號(hào)，RX_CLK為接收時(shí)鐘信號(hào)，TX_CLK為發(fā)送時(shí)鐘信號(hào)，TX_EN為發(fā)送使能信號(hào)，MDIO是管理數(shù)據(jù)的輸入輸出雙向接口，MDC為管理數(shù)據(jù)接口提供時(shí)鐘信號(hào)。需要注意的是DM9000默認(rèn)使用片內(nèi)PHY，因此在驅(qū)動(dòng)程序初始化DM9000時(shí)，必須主動(dòng)置位網(wǎng)絡(luò)控制寄存器NCR的EXT_PHY位以選擇使用片外PHY即DP83640。

3 軟件設(shè)計(jì)

軟件設(shè)計(jì)分為兩個(gè)步驟：1)是基于DM9000和DP83640進(jìn)行以太網(wǎng)通信的驅(qū)動(dòng)程序設(shè)計(jì)；2)是通過DP83640進(jìn)行時(shí)鐘同步的應(yīng)用程序設(shè)計(jì)。

本文使用WinCE5．0操作系統(tǒng)，WinCE5.0系統(tǒng)下網(wǎng)絡(luò)驅(qū)動(dòng)程序的編寫必須符合網(wǎng)絡(luò)驅(qū)動(dòng)接口規(guī)范NDIS(Network Driver Interface Stan dard)。NDIS的層次結(jié)構(gòu)如圖3所示，其中最上層的Winsock是提供給應(yīng)用層的接口。NDIS位于協(xié)議驅(qū)動(dòng)層下面，硬件驅(qū)動(dòng)Miniport Driver之上。協(xié)議驅(qū)動(dòng)層通過調(diào)用NDIS封裝的接口函數(shù)，實(shí)現(xiàn)與底層硬件驅(qū)動(dòng)的交互。WinCE下網(wǎng)絡(luò)驅(qū)動(dòng)程序的設(shè)計(jì)主要是在NDIS構(gòu)架下，針對(duì)實(shí)際的硬件編寫代碼，實(shí)現(xiàn)相應(yīng)的中間層Miniport Driver接口函數(shù)。其主要完成的功能有：DM9000與DP83640的初始化；網(wǎng)絡(luò)數(shù)據(jù)包的發(fā)送；網(wǎng)絡(luò)數(shù)據(jù)的接收和中斷。

實(shí)現(xiàn)了以太網(wǎng)通信的驅(qū)動(dòng)程序的基礎(chǔ)上，用于時(shí)鐘同步功能的應(yīng)用程序通過UDP協(xié)議發(fā)送、接收時(shí)鐘同步報(bào)文，并進(jìn)行加入、提取和解析時(shí)間戳等操作，這些操作通過讀寫DP83640內(nèi)部的1588基本寄存器組(PTP 1588 BASEREGISTERS)和1588配置寄存器組(PIP 1588CONFIGURATION REGISTERS)完成。

4 結(jié)論

IEEE1588協(xié)議通過在以太網(wǎng)上發(fā)送和接收同步報(bào)文來實(shí)現(xiàn)時(shí)鐘同步，同步的精度取決于記錄報(bào)文發(fā)送和接收時(shí)間的時(shí)間戳的精度，因此要實(shí)現(xiàn)高精度的時(shí)鐘同步必須通過硬件支持在通信協(xié)議的底層加入和提取時(shí)間戳。本文通過在ARM-WinCE嵌入式系統(tǒng)平臺(tái)上設(shè)計(jì)了使用DP836 40芯片作為PHY收發(fā)器的以太網(wǎng)接口電路及其驅(qū)動(dòng)程序，實(shí)現(xiàn)了IEEE1588協(xié)議在ARM-WinCE平臺(tái)上的移植，并達(dá)到了不低于1 μs的同步精度，為基于ARM-WinCE平臺(tái)的測試儀器組建分布式測試系統(tǒng)奠定了基礎(chǔ)。