數(shù)字秒表電路設(shè)計

一、工作原理

　　本電路由啟動、清零復(fù)位電路、多諧振蕩電路、分頻計數(shù)電路、譯碼顯示電路等組成。如下圖所示：

　　啟動清零復(fù)位電路主要由U6A、U6B、U7B、U7D組成，其本質(zhì)是一個RS觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器。J1控制數(shù)字秒表的啟動和停止，J2控制數(shù)字秒表的清零復(fù)位。開始時把J1合上，J2打開，運行本電路，數(shù)字秒表正在計數(shù)。
當(dāng)打開J1，合上J2鍵，J2與地相接得到低電平加到U6B的輸入端，U6B輸出高電平又加到U6A的輸入端，而U6A的另一端通過電阻R15與電源相接得到高電平，（此時U6B與U6A組成RS觸發(fā)器），U6A輸出低電加到U7A的輸入端，U7A被封鎖輸出高電平加到U5的時鐘端，因U5不具備時鐘脈沖條件，U5不能輸出脈沖信號，因此U3、U4時鐘端無脈沖而停止計數(shù)。當(dāng)J1合上時，打開J2鍵，J1與地相接得到低電平加到U6A的輸入端，U6A輸出高電平加到U6B的輸入端，U6B輸出低電平加至U7B，使U7B輸出高電平，因電容兩端電壓不能躍變，因此在R7上得到高電平加到U7D輸入端，U7D輸出低電平（進(jìn)入暫態(tài)）同時加到U3、U4、U5的清零端，使得U3、U4的QD---QA輸出0000，經(jīng)U1、U2譯碼輸出驅(qū)動U9、U10顯示“00”。因為U7B與U7D組成一個單穩(wěn)態(tài)電路，經(jīng)過較短的時間，U7D的輸出由低電平變?yōu)楦唠娖?，允許U3、U4、U5計數(shù)。同時U6A輸出高電平加到U7A的輸入端，將U7A打開，讓555的3腳輸出100KHZ的振蕩信號經(jīng)U7A加到U5的時鐘脈沖端，使得U5具備時鐘脈沖條件，U5的9、10、7腳接高電平，U5構(gòu)成十分頻器，對時鐘脈沖計數(shù)。當(dāng)U5接收一個脈沖時，U5內(nèi)部計數(shù)加1，如果U5接收到第十個脈沖時，U5的15腳（RCO端）輸出由低電平跳變?yōu)楦唠娖阶鳛閁4的時鐘脈沖，從而實現(xiàn)了對振蕩信號的十分頻，產(chǎn)生周期為0.1S的脈沖加至U4的時鐘端。U4的9、10、7腳接高電平，當(dāng)U4接收到來自U5的脈沖時，U4的QD---QA輸出0001加到U2的DCBA端，經(jīng)U2譯碼輸出1001111經(jīng)電阻R8~R14驅(qū)動數(shù)碼管U10顯示，此時數(shù)碼管顯示“1”，當(dāng)U4計數(shù)到1001時，U4的15腳輸出高電平接到U7C，經(jīng)反相后得到低電平，加到U3的時鐘脈沖端，U3A不具備時鐘脈沖條件，當(dāng)U4再接收一個脈沖時，U4的輸出由1001翻轉(zhuǎn)為0000，此時U4的15腳輸出低電平通過U7C反相輸出高電平，從而得到一上升沿脈沖加至U3的時鐘端，使得U3的QD---QA輸出0001加到U1的DCBA輸入端，經(jīng)U1譯碼輸出100111，經(jīng)電阻R1~R7驅(qū)動數(shù)碼管U9，數(shù)碼管顯示“1”。如此循環(huán)的計數(shù)，最后數(shù)碼管U9、U10顯示最大值99即9.9秒。
　　 由集成塊555、電阻R19、R18、電容C1、C2組成多諧振蕩器，當(dāng)接通電源，電源通過電阻R19與R18對電容C2進(jìn)充電，當(dāng)UC2上升到2/3VCC時，集成塊555的3腳輸出低電平，內(nèi)部三極管導(dǎo)通，C2通電阻R19進(jìn)行放電，當(dāng)UC2下降到1/3VCC時，內(nèi)部三極管截止，集成塊555的3腳輸出高電平，接著電源又通過電阻R19與R18對電容C2進(jìn)充電，當(dāng)UC2上升到2/3VCC時，集成塊555的3腳輸出低電平，如此循環(huán)的充、放電，555的3腳輸出100HZ的矩形方波信號加到U7A的輸入端。