基于ARM核的微處理器ADμC7024在醫(yī)療電子中的應(yīng)用

通過ADC控制寄存器ADCCON，通道選擇寄存器ADCCP和ADCCN軟件配置好ADC后，轉(zhuǎn)換結(jié)果將存儲(chǔ)在寄存器ADCDAT位27至位16中，通過ADC狀態(tài)寄存器ADCSTA的位0可以查看ADC轉(zhuǎn)換是否完成，當(dāng)ADC轉(zhuǎn)換結(jié)束時(shí)，位0被置位；當(dāng)讀取ADC－DAT時(shí)，該位自動(dòng)被清空。當(dāng)ADC正在執(zhí)行轉(zhuǎn)換操作時(shí)，片上引腳ADCBusy保持高電平，一旦轉(zhuǎn)換結(jié)束，該引腳馬上變?yōu)榈碗娖健?

還可以通過ADCRST寄存器將ADC模塊中所有寄存器恢復(fù)至默認(rèn)值；通過調(diào)整ADCOF和ADCGN寄存器的值可以調(diào)整ADC轉(zhuǎn)換精度，不過，該寄存器出廠時(shí)已經(jīng)過校準(zhǔn)。

由于該ADC的是逐次逼近型結(jié)構(gòu)，因此比較適合低功耗的產(chǎn)品應(yīng)用。

ADμC7024片上還集成有2通道12位DAC。每個(gè)DAC都具有軌至軌的輸出電壓范圍，驅(qū)動(dòng)能力可達(dá)100pF或者5kΩ，每個(gè)DAC也能通過軟件配置來選擇輸出范圍0至VREF（內(nèi)部基準(zhǔn)電壓）、0至DACref（外部基準(zhǔn)電壓）和0至AVDD，而DACref的取值范圍是0V至AVDD。

DAC的使用十分簡(jiǎn)單，通過DAC控制寄存器DAC0CON或者DAC1CON來選擇通道和配置DAC通道特性，然后通過向DAC0CON或DAC1CON的位27至位16寫入數(shù)值，就可以在DAC引腳上得到所需要的模擬電壓結(jié)果。

2.2 片上集成Flash寄存器和SRAM

ADμC7024片上集成了64KB的Flash存儲(chǔ)器，其中低62KB的Flash存儲(chǔ)器是用戶可以編程的，剩下的高2kB區(qū)域是用戶不可接觸的固件程序，里面包含了在線串行下載程序及出廠配置默認(rèn)方案。ADμC7024片上Flash存儲(chǔ)器能夠通過串行編程模式，JTAG編程模式或并行編程模式在系統(tǒng)中編程。

1）串行編程模式

當(dāng)片上BM引腳芯片被拉低時(shí)，ADμC7024重啟動(dòng)將進(jìn)入串行下載模式，通過標(biāo)準(zhǔn)的UART端口或IIC端口在線下載程序。

2）并行編程模式

并行編程協(xié)議使得片上Flash存儲(chǔ)器能夠通過工業(yè)級(jí)第三方編程器進(jìn)行編程。

3）JTAG編程模式

ADμC7024片上Flash存儲(chǔ)器完全遵守IEEE 1149.1規(guī)范，因而可以通過標(biāo)準(zhǔn)的JTAG接口來下載程序和進(jìn)行調(diào)試代碼，使得系統(tǒng)的開發(fā)十分簡(jiǎn)單易行。

而ADμC7024片上Flash存儲(chǔ)器通過FEEPRO、FEEHIDE寄存器的軟件設(shè)置可以防止程序通過JTAG接口或并行編程模式被讀出，有效地保障了開發(fā)人員的勞動(dòng)成果。

2.3 晶振和PLL

ADμC7024片上集成了一個(gè)32.768KHz晶振、一個(gè)時(shí)鐘分頻器和一個(gè)PLL（鎖相環(huán)）。內(nèi)部的PLL能夠?qū)⒕д耦l率放大1376倍，即為系統(tǒng)提供一個(gè)穩(wěn)定的45MHz。

為了降低系統(tǒng)功耗，可以通過軟件設(shè)置時(shí)鐘分頻器的控制寄存器PLLCON和POWCON將經(jīng)過PLL后輸出的45MHz降頻，最大可降低至352KHz，由于內(nèi)部晶振有±3％的誤差，因此，用戶可以選擇外接一個(gè)32.768kHz的晶振，通過軟件設(shè)置PLLCON值使用外部晶振，使系統(tǒng)的性能穩(wěn)定可靠。

2.4 復(fù)用I/O及標(biāo)準(zhǔn)的UART、SPI、IIC

ADμC7024提供30個(gè)通用型雙向I/O引腳。所有的I/O引腳具有5V電壓耐壓能力，一些I/O引腳中與其他外圍設(shè)備引腳復(fù)用。在默認(rèn)情況下，所有的GPIO都是I/O模式，如果在實(shí)際中需要將I/O口復(fù)用成其他情況的，只需要按照I/O控制配置寄存器GPxCON的手冊(cè)配置方案軟件編程即可（這里x表示端口0，端口1，…，端口4，如1端口5引腳則是P1.5）。在配置成I/O情況下，可以通過置位數(shù)據(jù)寄存器GPxDAT中某些位的值使引腳輸出"1"；同時(shí)可以清除數(shù)據(jù)寄存器GPxDAT中的某些位的值使引腳輸出"0"；還可以讀數(shù)據(jù)寄存器GPxDAT中某些位的值得到輸入引腳的值（x同前面介紹，具體設(shè)置請(qǐng)參考ADμC7024手冊(cè)）。

ADμC7024片上集成了2個(gè)標(biāo)準(zhǔn)的、全雙工模式的異步串口UART（通用異步收發(fā)器），它們與16450串口標(biāo)準(zhǔn)所兼容。片上UART的波特率產(chǎn)生器中包含一個(gè)小數(shù)分頻器，使得UART波特率的產(chǎn)生更加精確。同時(shí)，其中一個(gè)UART還支持網(wǎng)絡(luò)尋址模式下的串口發(fā)送接收模式。UART的使用首先通過I/O的配置成UART端口引腳。然后通過軟件配置UART配置寄存器及波特率設(shè)定寄存器就可以通過COMTX寄存器、COMRX寄存器分別發(fā)送和接收數(shù)據(jù)。

ADμC7024片上也集成了標(biāo)準(zhǔn)工業(yè)級(jí)同步串口SPI（串行外圍接口），SPI接口可以同步接收和發(fā)送8位數(shù)據(jù)，最高速率可達(dá)5.6Mbit/s。該SPI能夠被配置成主（Master）或者從（Slave）兩種工作模式，關(guān)于SPI使能、選擇工作模式、串行時(shí)鐘相位及極性、先發(fā)送低有效位還是高有效位等多項(xiàng)設(shè)置，均是通過SPICON編程而得到，而主模式發(fā)送的串行時(shí)鐘頻率由SPIDIV來設(shè)定，從模式則不用設(shè)定串行時(shí)鐘頻率，因?yàn)榇袝r(shí)鐘是由主模式的SPI來決定的，通過讀取SPISTA中某些數(shù)據(jù)位的值，可以知道SPI是否發(fā)送結(jié)束或者接收結(jié)束。

ADμC7024還具有兩個(gè)經(jīng)Philips公司授權(quán)的IIC接口，IIC是Philips公司20世紀(jì)80年代開發(fā)的一個(gè)簡(jiǎn)單的兩線總線，包括一條數(shù)據(jù)線和一條時(shí)鐘線，速率有100kHz和400kHz兩種方式，目前IIC已經(jīng)成為重要的全球業(yè)界標(biāo)準(zhǔn)，被所有主要的集成電路廠商所認(rèn)同和使用。它采用主－從通信方式，采用總線仲裁特性，使得在某一時(shí)刻只有兩個(gè)器件進(jìn)行通信，具體數(shù)據(jù)指標(biāo)參考ADμC7024數(shù)據(jù)手冊(cè)。

2.5 中斷系統(tǒng)

中斷系統(tǒng)是一個(gè)MCU在應(yīng)用中的靈魂所在。ADμC7024片上中斷控制器控制著24個(gè)中斷源。這些中斷源包括片上ADC中斷、UART中斷、2個(gè)外部中斷請(qǐng)求XIRQ0和XIRQ1等，而ARM7TDMI內(nèi)核僅僅將這些中斷源分成兩大類來識(shí)別，一類是IRQ，另一類是FIQ。所有中斷源能夠單獨(dú)地被屏蔽。中斷系統(tǒng)的控制和配置管理由9個(gè)關(guān)于中斷方面的寄存器所控制，4個(gè)涉及到IRQ的寄存器、4個(gè)涉及到FIQ的寄存器，1個(gè)用來選擇已編程的中斷源寄存器SWICFG。雖然作為一個(gè)已編程的中斷源是不能夠被屏蔽掉的，但是它們可以被SWICFG來控制。

2.6 定時(shí)器

ADμC7024有4個(gè)通用定時(shí)器：定時(shí)器0、定時(shí)器1、定時(shí)器2和定時(shí)器3。這4個(gè)定時(shí)器在一般的操作模式下均能按照默認(rèn)值計(jì)數(shù)或者按照預(yù)設(shè)值寄存器TxLD（x表示0，1，2，和3中的某一個(gè)寄存器）中值來計(jì)算。在任意時(shí)刻可以通過讀取TxVAL寄存器中的值了解定時(shí)器中的當(dāng)前計(jì)數(shù)值。通過配置TxCON的值可以設(shè)置相應(yīng)的定時(shí)器按照一定的方式開始計(jì)數(shù)。

定時(shí)器0是一個(gè)通用型16位倒計(jì)數(shù)定時(shí)器，該定時(shí)器的刻度尺頻率來源是系統(tǒng)時(shí)鐘，計(jì)數(shù)默認(rèn)值可以是系統(tǒng)時(shí)鐘頻率、系統(tǒng)時(shí)鐘頻率的16分頻和256分頻。

定時(shí)器1是一個(gè)32位通用型累加定時(shí)器或者倒計(jì)時(shí)定時(shí)器。該定時(shí)器的刻度尺頻率來源可以是32kHz晶振、系統(tǒng)時(shí)鐘和外部GPIO三者之一。計(jì)數(shù)默認(rèn)值可以是刻度尺頻率、刻度尺頻率的16分頻、256分頻和32768分頻。定時(shí)器1可以被設(shè)置為標(biāo)準(zhǔn)的32位時(shí)間值，如Hours：Minutes：Seconds：Hundreths這樣的格式。定時(shí)器1通過預(yù)設(shè)響應(yīng)IRQ事件，可以比通常情況下定時(shí)器0響應(yīng)IRQ中斷請(qǐng)求要準(zhǔn)確得多。它還可以用來觸發(fā)ADC轉(zhuǎn)換過程。

定時(shí)器2的系統(tǒng)刻度尺頻率來源是內(nèi)部集成的32.768kHz晶振，當(dāng)系統(tǒng)時(shí)鐘停止工作時(shí)，該定時(shí)器還可以繼續(xù)運(yùn)行，這一特性可以用來將處于休眠狀態(tài)的系統(tǒng)內(nèi)核恢復(fù)至正常工作狀態(tài)。

定時(shí)器3由兩種工作模式，一種通常模式與前面3個(gè)定時(shí)器一樣，還有一種是看門狗模式。一旦程序跑飛時(shí)，可以利用該定時(shí)器看門狗模式來重啟動(dòng)處理器，令其恢復(fù)正常工作。

2.7 其他外圍設(shè)備及特性

片上還集成有獨(dú)立的比較器、電源監(jiān)控模塊、三相PWM（在ADμC7020、ADμC7021、ADμC7022是單相PWM）以及PLA（可編程邏輯陣列）。其中PLA的輸入輸出引腳與GPIO復(fù)用。

3 引腳定義

ADμC7024引腳定義見表1。

4 應(yīng)用實(shí)例

該芯片卓越的數(shù)據(jù)處理能力、片上集成的高精度ADC及DAC等豐富的片上外圍設(shè)備以及時(shí)鐘頻率可調(diào)節(jié)的特點(diǎn)，使得在要求低功耗、高精度、實(shí)時(shí)性等嵌入式微信號(hào)處理系統(tǒng)中的應(yīng)用如魚得水。現(xiàn)以脈搏血氧計(jì)為例，介紹其中一個(gè)廣泛的應(yīng)用領(lǐng)域。其系統(tǒng)框圖如圖2所示。

ADμC7024作為系統(tǒng)的核心MCU，負(fù)責(zé)控制和協(xié)調(diào)其他電路模塊的正常工作，它將采集到的血氧信號(hào)經(jīng)過數(shù)據(jù)處理后，通過SPI總線傳送給LCD顯示屏得以顯示。

根據(jù)實(shí)際臨床結(jié)果顯示，ADμC7024已完全勝任設(shè)計(jì)血氧模塊的任務(wù)，處理能力、采樣率、采樣精度、功耗、實(shí)時(shí)性要求等指標(biāo)完全達(dá)到系統(tǒng)的要求，

ARM體系架構(gòu)使得醫(yī)療電子的穩(wěn)定性得到極大保障。最后，采用第三方Keil公司μVision開發(fā)工具，用C語言作為開發(fā)語言，利用GNU的ARM－ELF－GCC等工具作為編譯器及鏈接器，易學(xué)易用，它的調(diào)試仿真工具也是Keil公司開發(fā)的Ulink仿真器，調(diào)試簡(jiǎn)單，縮短上市時(shí)間，便于移植。

可以預(yù)料，在不久的將來，ADμC7024以其獨(dú)樹一幟的性能必將在醫(yī)療電子行業(yè)中發(fā)揮越來越大的作用。