基于PIC單片機(jī)控制雷達(dá)跳頻系統(tǒng)設(shè)計(jì)

　　在研制雷達(dá)系統(tǒng)時(shí),常常需要應(yīng)用頻率合成技術(shù)來(lái)實(shí)現(xiàn)跳頻信號(hào)源。頻率合成是指從一個(gè)高穩(wěn)定的參考頻率,經(jīng)過(guò)各種技術(shù)處理,生成一系列穩(wěn)定的頻率輸出?眼1?演?，F(xiàn)在應(yīng)用最廣的是鎖相環(huán)(PLL)頻率合成技術(shù),它是通過(guò)變化PLL中的分頻比N來(lái)實(shí)現(xiàn)輸出頻率的跳頻的,但無(wú)法避免縮短環(huán)路鎖定時(shí)間與提高頻率分辨率的矛盾,因此很難同時(shí)滿足高速和高精確度的要求。直接數(shù)字式頻率合成(DDS)是近年發(fā)展起來(lái)的一種新的頻率合成技術(shù)。它將先進(jìn)的數(shù)字處理理論與方法引入頻率合成領(lǐng)域,是繼直接頻率合成(DS)和間接頻率合成(IS)之后的第三代頻率合成技術(shù)。DDS的優(yōu)點(diǎn)是:相對(duì)帶寬很寬,頻率轉(zhuǎn)換時(shí)間極短(ns級(jí)),頻率分辨率很高(可達(dá)μHz),全數(shù)字化結(jié)構(gòu)便于集成,輸出相位連續(xù),頻率、相位和幅度均可實(shí)現(xiàn)程控。因此能夠與計(jì)算機(jī)緊密結(jié)合在一起,充分發(fā)揮軟件的作用。在實(shí)際應(yīng)用中,可以采用單片機(jī)來(lái)代替計(jì)算機(jī)對(duì)DDS芯片進(jìn)行控制,實(shí)現(xiàn)合成頻率的輸出。因此在很短的時(shí)間內(nèi),DDS得到了飛速的發(fā)展和廣泛的應(yīng)用[3]。

1 DDS的基本原理

DDS技術(shù)是一種把一系列數(shù)字量形式的信號(hào)通過(guò)DAC轉(zhuǎn)換成模擬量形式的信號(hào)的合成技術(shù)。正弦輸出的DDS的原理框圖如圖1所示。相位累加器在A位頻率控制字FCW的控制下,以參考時(shí)鐘頻率fc為采樣率,產(chǎn)生待合成信號(hào)相位的數(shù)字線性序列。將其高P位作為地址碼,通過(guò)查詢正弦表ROM,產(chǎn)生S位對(duì)應(yīng)信號(hào)波形的數(shù)字序列S(n),再由數(shù)/模轉(zhuǎn)換器(DAC)將其轉(zhuǎn)化為階梯模擬電壓波形S(t),最后由低通濾波器LPF平滑為正弦波輸出。

頻率控制字FCW和時(shí)鐘頻率fc共同決定了DDS輸出信號(hào)的頻率f0,它們之間的關(guān)系滿足:

　　所以,在DDS結(jié)構(gòu)及fc確定的前提下,通過(guò)FCW的控制就可以方便地控制輸出頻率f0。其頻率分辨率為:

　　按照Naquist準(zhǔn)則,最高輸出頻率可達(dá)0.5fc。但考慮到實(shí)際低通濾波器的限制,最高輸出頻率一般為0.4fc。

　　由于DAC非線性作用的存在,使得查表所得的幅度序列從DAC的輸入到輸出要經(jīng)過(guò)一個(gè)非線性過(guò)程。于是就會(huì)產(chǎn)生輸出信號(hào)f0的諧波分量。又因?yàn)镈DS是一個(gè)采樣系統(tǒng),所以這些諧波會(huì)以fc為周期搬移,即:

　　其中，u、v為任意整數(shù)。它們落到Nyquist帶寬內(nèi)就形成了有害的雜散頻率,頻率的位置可以確定,但幅度難以確定。所以在工程設(shè)計(jì)過(guò)程中要充分考慮輸出頻帶,注意避免上述雜散分量落入其中,以此來(lái)獲得較好的雜散指標(biāo)。