基于PIC單片機(jī)控制雷達(dá)跳頻系統(tǒng)設(shè)計(jì)

2 DDS芯片介紹

　　DDS的諸多優(yōu)點(diǎn)使它得到了非常廣泛的應(yīng)用。在數(shù)字調(diào)制方面,它可以用來實(shí)現(xiàn)FSK、QPSK、8PSK等調(diào)制。在雷達(dá)頻率源方面,它可以實(shí)現(xiàn)多點(diǎn)、窄步長、高相噪的點(diǎn)頻輸出頻率源以及線性調(diào)頻輸出頻率源。在擴(kuò)頻通信方面,它可實(shí)現(xiàn)CDMA工作方式以及多種規(guī)律的跳頻模式。

　　現(xiàn)在國外已經(jīng)有非常成熟的DDS芯片。Qualcomm公司推出了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368,其中Q2368的時(shí)鐘頻率為130MHz,分辨率為0.03Hz,雜散控制為-76dBc,變頻時(shí)間為0.1μs;美國AD公司也相繼推出了他們的DDS系列:AD9850、AD9851、可以實(shí)現(xiàn)線性調(diào)頻的AD9852、兩路正交輸出的AD9854以及以DDS為核心的QPSK調(diào)制器AD9853、數(shù)字上變頻器AD9856和AD9857。AD公司的產(chǎn)品全部內(nèi)置了D/A變換器,稱為Complete-DDS。其中AD9852時(shí)鐘頻率為300MHz,近端雜散抑制優(yōu)于-80dBc,遠(yuǎn)端優(yōu)于-48dBc,相位噪聲為-148dB10kHzc/Hz@,頻率跳變速度為130ns,頻率分辨率為1μHz。

AD9852主要由48位的頻率寄存器、48位相位累加器、正(余)弦查詢表(帶正交輸出)、幅度調(diào)制寄存器、乘法器和12位D/A轉(zhuǎn)換器構(gòu)成。

　　AD9852可以實(shí)現(xiàn)單頻、FSK、Chirp、FM Chirp、BPSK等多種輸出形式。用其中的Chirp模式和FSK模式可以方便地實(shí)現(xiàn)跳頻功能,滿足雷達(dá)跳頻系統(tǒng)的要求。使用時(shí)只要初始化DDS,設(shè)定跳頻持續(xù)時(shí)間和跳頻間隔時(shí)間即可實(shí)現(xiàn)自動(dòng)跳頻。這比以往的DDS芯片如AD9850要方便得多。

　　AD9852的管腳分為三部分:(1)數(shù)據(jù)及控制端口;(2)電源部分;(3)參考及輸出部分。

　　由于AD9852是目前市場上性價(jià)比較高的DDS器件之一，而且AD9852具有線性調(diào)頻功能,可以方便實(shí)現(xiàn)頻率的跳變。所以在雷達(dá)跳頻系統(tǒng)中最終采用了AD9852芯片。下面就該芯片的應(yīng)用設(shè)計(jì)做一簡要介紹[2]。

3 頻率合成器的設(shè)計(jì)

　　要讓AD9852工作,需要按下列流程初始化:

　　(1)數(shù)據(jù)在WR信號控制下從并行輸入口D0～D1寫入48位并行寄存器,或在SCLK控制下從串行輸入口SDATA寫入48位串行寄存器。

　　(2)對S/P SELECT置1或置0以決定輸入數(shù)據(jù)是并行還是串行。1為并行,0為串行。

　　(3)AD9852芯片內(nèi)部不帶帶通濾波器,所以外圍電路中應(yīng)該按實(shí)際工作需要外接帶通濾波器,濾除不需要的頻率分量[1]。

　　利用一片AD9852及簡單的外圍電路實(shí)現(xiàn)頻率合成器的結(jié)構(gòu)框圖如圖2所示。

　　根據(jù)我在設(shè)計(jì)過程中的實(shí)際經(jīng)驗(yàn),有以下幾個(gè)問題需要注意。

3.1 單片機(jī)的選擇

　　因?yàn)锳D9852是3.3V系統(tǒng),所以必須選擇可以工作在3.3V的單片機(jī)。設(shè)計(jì)之初,忽略了這個(gè)問題,選用了普通51系列芯片,因?yàn)槠漭敵鲭娖街荒転?V, 高于3.3V,DDS芯片因此被損壞。后打算采用51系列,但因?yàn)槠湓谑袌錾虾茈y買到,所以最終采用了Microchip公司的PIC系列單片機(jī)PIC16F874。該單片機(jī)可以工作在2.2～5.5V的范圍內(nèi)[4]。又考慮到設(shè)計(jì)要求的高速控制,PIC16F874單片機(jī)的速度是51系列的3倍,所以PIC16F874單片機(jī)滿足設(shè)計(jì)要求。

3.2 單片機(jī)的外圍電路

　　DDS的工作電壓是3.3V,而PIC的掉電復(fù)位電壓是4.5V?眼4?演,所以PIC單片機(jī)的外圍電路需要使用上電復(fù)位模式。

3.3 要避開DDS雜散較大的輸出頻點(diǎn)

　　在實(shí)際應(yīng)用中,還有一些點(diǎn)的雜散信號很大,而且離主頻很近,無法去除。所以應(yīng)該避免輸出這些頻點(diǎn)。這些頻點(diǎn)為靠近fc/3、fc/4、fc/5、fc/6……的頻點(diǎn)。

3.4 去 耦

　　在一個(gè)電子系統(tǒng)中,通常多個(gè)器件共用一個(gè)電源。而電源線給交流信號提供了一個(gè)通路,使得交流信號通過電源線在器件之間傳輸,形成了干擾。所以必須在器件之間和電源到器件之間的電源線上加入濾波部分,濾掉交流干擾,稱為去耦。電源的去耦通常用幾個(gè)并聯(lián)電容和串聯(lián)電感來實(shí)現(xiàn),如圖3所示。