新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > ispPAC30在系統(tǒng)可編程模擬器件及其應(yīng)用

ispPAC30在系統(tǒng)可編程模擬器件及其應(yīng)用

作者: 時(shí)間:2010-08-02 來(lái)源:網(wǎng)絡(luò) 收藏

  3 器件的特點(diǎn)

   提供可編程、 多個(gè)單端或差分輸入 方式,能設(shè)置精確的增益,具有補(bǔ)償調(diào)整、濾 波和比較功能。除了E2CMOS或E2配置存儲(chǔ)器外,它最主要的特性是能夠通過(guò)SPI對(duì)器件進(jìn)行實(shí)時(shí)動(dòng)態(tài)重構(gòu)。設(shè)計(jì)者可以無(wú)數(shù)次改變和重構(gòu), 用于放大器增益控制或其他需要?jiǎng)討B(tài)改變電路參數(shù)的場(chǎng)合。

  3.1 輸入單元

  任何輸入引腳都可聯(lián)接至四個(gè)輸入儀表放大器(IA)、兩個(gè)二選一選擇器、MDAC或者聯(lián)接到它們的組合。 輸出放大器可以聯(lián)接至所有輸入單元。 因此, 具有很大的靈活性,能方便地構(gòu)成信號(hào)求和、級(jí)聯(lián)增益塊、復(fù)雜反饋電路等。直接接至輸入引腳的輸入信號(hào)范圍為 0~2.8V。 當(dāng)輸入信號(hào)為T(mén)TL電平時(shí)可采用圖2 所示的連接。 使 用差分輸入時(shí),信號(hào)可以是任意極性,只要最終 輸出放大器的輸出不低于0V。采用單端輸入時(shí), 把引腳Vin接地,IspPAC30的這種差分結(jié)構(gòu)有利于消除共模干擾。四個(gè)輸入放大器中的兩個(gè)前端帶有二選一選擇器 。IA1,IA4的輸入通道分別由外部 引腳 MSEL1和MSEL2 來(lái)控制。

輸入單元

  3.2 內(nèi)部參考電壓

  器件中含有兩個(gè)獨(dú)立的參考電壓V REF1和VREF2,用以向四個(gè)輸入儀表放大器和兩個(gè)MDAC 提供固定的參考電壓。每個(gè)VREF有7種不同的電平,并可獨(dú)立編程。表2列出當(dāng)VREF加至MDAC 的輸入時(shí),二進(jìn)制加權(quán)值對(duì)應(yīng)于最低有效位(LSB) 的關(guān)系。

ispPAC30在系統(tǒng)可編程模擬器件及其應(yīng)用

  3.3 MDAC

  器件中有兩個(gè)8 位的MDAC, 它接受參考輸入信號(hào):外部信號(hào)、內(nèi)部信號(hào)、固定的直流電壓(如內(nèi)部的VREF)。MDAC 的功能是用一個(gè)值乘以(實(shí)際上是衰減)輸入信號(hào),這個(gè)值對(duì)應(yīng)于DAC設(shè)置的碼,使輸出為輸入信號(hào)的100%降至1LSB。它可提供分?jǐn)?shù)增益、精確增益設(shè)置能力,與內(nèi)部的 VREF 組合起來(lái)能提供精密的直流源。例如,輸入信 號(hào)加至輸入儀表放大器IA和MDAC,并組合成求和聯(lián)接。于是輸入儀表放大器的1至10的增益加上 MDAC 的分?jǐn)?shù)增益就可形成 -11 至 +11 的任何增益,分解度大于0.01,總共可形成2500個(gè)增益值。 在實(shí)際應(yīng)用時(shí),可利用兩個(gè)參考電壓 VREF1、VREF2和 MDAC來(lái)提高分辨能力。圖3例子中,VREF1 和MDAC1提供19.5mV的分辨能力(0~2.5V),V REF2和MDAC2提供0.5mV的分辨能力(+/-64mV),最終可達(dá)到0.5mV的分辨能力(0~2.56V)。

ispPAC應(yīng)用舉例



關(guān)鍵詞: PFGA ispPAC30 可編程模擬器件

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉