新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > SoC測(cè)試技術(shù)面臨的挑戰(zhàn)和發(fā)展趨勢(shì)

SoC測(cè)試技術(shù)面臨的挑戰(zhàn)和發(fā)展趨勢(shì)

作者: 時(shí)間:2009-04-14 來源:網(wǎng)絡(luò) 收藏

中國(guó)是全球半導(dǎo)體市場(chǎng)成長(zhǎng)最快的區(qū)域,預(yù)計(jì)每年增長(zhǎng)率超過25%,原因在于中國(guó)已經(jīng)成為全球集成電路消費(fèi)的中心、電子產(chǎn)品巨大的消費(fèi)市場(chǎng)和整機(jī)制造基地,為了貼近終端市場(chǎng)和用戶,中心和實(shí)驗(yàn)室在中國(guó)的布局已經(jīng)悄然展開,本文將向您介紹技術(shù)領(lǐng)域面臨的挑戰(zhàn)和最新的測(cè)試技術(shù)趨勢(shì)。

目前,消耗量的主要增長(zhǎng)集中在消費(fèi)電子、數(shù)據(jù)處理和通信三大領(lǐng)域,其中消費(fèi)電子包括顯示器、數(shù)碼相機(jī)、數(shù)字電視和視頻游戲機(jī),數(shù)據(jù)處理包括CPU和存儲(chǔ)器、閃存卡、平面監(jiān)視器和移動(dòng)PC,通信領(lǐng)域則以數(shù)字蜂窩電話和無線/有線網(wǎng)絡(luò)為增長(zhǎng)驅(qū)動(dòng)力。復(fù)雜度的日益提高,迫使設(shè)計(jì)人員采用更為先進(jìn)的工藝技術(shù),將更多的功能集成到單芯片內(nèi),系統(tǒng)級(jí)芯片(System on Chip, SoC)因此受到廣泛應(yīng)用,目標(biāo)是進(jìn)一步降低整機(jī)系統(tǒng)設(shè)計(jì)、測(cè)試和制造的成本。

目前,0.25和0.18um工藝技術(shù)占據(jù)主導(dǎo)地位,0.13um以下工藝技術(shù)已經(jīng)在一些高端產(chǎn)品中得到應(yīng)用,并呈現(xiàn)急速增長(zhǎng)的趨勢(shì)。采用先進(jìn)設(shè)計(jì)工藝的結(jié)果,是造成設(shè)計(jì)、掩膜費(fèi)用在NRE中的比例逐年上升,已經(jīng)由1995年的13%激增為2003年的62%,推出新型芯片受到降低成本需求的強(qiáng)勁驅(qū)動(dòng),但是設(shè)計(jì)和制造新型芯片的總成本卻因新工藝技術(shù)的應(yīng)用而急劇增加。

而另一方面,新型電子產(chǎn)品的生命周期越來越短已經(jīng)是不爭(zhēng)的事實(shí),它們從切入市場(chǎng)到實(shí)現(xiàn)百萬臺(tái)的量產(chǎn)規(guī)模,時(shí)間通常不到一年,因此,業(yè)界流傳這樣的說法:90%的利潤(rùn)是產(chǎn)品上市后頭六個(gè)月產(chǎn)生的,“Time-To-Market”是整個(gè)半導(dǎo)體產(chǎn)業(yè)僅次于芯片復(fù)雜度面對(duì)的第二大挑戰(zhàn)。

在緊迫的和芯片復(fù)雜度日益提高的雙重壓迫下,半導(dǎo)體行業(yè)被迫構(gòu)建新的外包鏈條,并力圖結(jié)成更多的技術(shù)聯(lián)盟,共同推進(jìn)技術(shù)和市場(chǎng)的發(fā)展,其中一個(gè)重要趨勢(shì)就是代工廠更傾向于提供一攬子解決方案,幫助集成電路設(shè)計(jì)公司更快地推出芯片,而業(yè)界占據(jù)領(lǐng)先地位的廠家更傾向于采用先進(jìn)的測(cè)試技術(shù),本文試圖對(duì)領(lǐng)域面臨的挑戰(zhàn)和技術(shù)發(fā)展趨勢(shì)做一個(gè)初步探討。

傳統(tǒng)的測(cè)試方法和流程面臨的挑戰(zhàn)

傳統(tǒng)的設(shè)計(jì)和測(cè)試方法將設(shè)計(jì)、調(diào)試/驗(yàn)證、生產(chǎn)測(cè)試三個(gè)環(huán)節(jié)孤立起來進(jìn)行,其突出的問題是除非首顆芯片制造出來,否則芯片測(cè)試不可能真正完成,如圖1所示。傳統(tǒng)的測(cè)試方法和流程由于需要多次反復(fù),因而不能適應(yīng)復(fù)雜的SoC大規(guī)模量產(chǎn)的需要,更難降低成本。對(duì)于SoC測(cè)試來說,人們需要開發(fā)更為有效的測(cè)試程序,以滿足一次性流片對(duì)驗(yàn)證工具以及生產(chǎn)測(cè)試環(huán)節(jié)對(duì)更具有成本效益的測(cè)試軟件的需要。

目前,人們開發(fā)測(cè)試程序通常沿著設(shè)計(jì)、測(cè)試程序開發(fā)、芯片原型驗(yàn)證的思路進(jìn)行,各部分孤立地進(jìn)行任務(wù)分配、需求分析,然后分別執(zhí)行,測(cè)試的過程還要不斷完善測(cè)試軟件。測(cè)試程序開發(fā)完成之后,還要對(duì)測(cè)試程序本身進(jìn)行調(diào)試,通常需要多次反復(fù)修改測(cè)試程序,時(shí)間上也需要幾個(gè)月的時(shí)間。這對(duì)于“6個(gè)月贏得90%利潤(rùn)”的市場(chǎng)法則來說是難以接受的,解決測(cè)試程序本身調(diào)試需要較長(zhǎng)時(shí)間這個(gè)問題,迫使人們進(jìn)一步改進(jìn)設(shè)計(jì)和測(cè)試的流程。


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: SoC測(cè)試 IC 上市時(shí)間

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉