SoC測試技術(shù)面臨的挑戰(zhàn)和發(fā)展趨勢

一體化測試流程

為了解決上述問題，圖2所示是一種新的測試流程。它將工程設(shè)計驗證測試流程與生產(chǎn)測試流程并行處理。其核心思想是利用虛擬原型對測試工程和IC設(shè)計過程所需要的測試程序(本身)進(jìn)行查錯和調(diào)試，同時，也將虛擬原型應(yīng)用到生產(chǎn)測試流程之中，完成面向生產(chǎn)的測試程序的查錯和調(diào)試。

為此，首先要根據(jù)工程測試結(jié)果，進(jìn)行設(shè)計中的測試策略規(guī)劃，目的是改進(jìn)測試方法，降低測試的復(fù)雜性，并根據(jù)測試成本和復(fù)雜性對測試任務(wù)進(jìn)行定義。而生產(chǎn)測試流程中，測試程序查錯和調(diào)試的主要任務(wù)是提高成品率。

FPGA和PLD在搭建虛擬原型，完成對測試程序調(diào)試的過程中扮演著重要作用。通過利用虛擬環(huán)境，可以極大地降低對測試程序進(jìn)行調(diào)試所花費(fèi)的時間，減少掩膜次數(shù)，節(jié)省大量、昂貴的掩膜費(fèi)用，提高成品率，并在加快產(chǎn)品上市時間的同時，達(dá)到芯片利潤的最大化。

然而，盡管上述方法解決了縮短測試程序調(diào)試時間的問題，但是，需要在設(shè)計和生產(chǎn)兩條線上同時對測試程序進(jìn)行調(diào)試，因而資金投入上并沒有顯著降低，為此，Credence公司提出了利用光子進(jìn)行SoC測試的新技術(shù)。

基于光子探測的SoC測試技術(shù)

隨著芯片復(fù)雜度的增加，SoC采用倒裝、打線和多層金屬封裝的方式也越來越多，許多地方采用傳統(tǒng)的電測手段已經(jīng)相當(dāng)費(fèi)時費(fèi)力，因此，Credence利用固態(tài)浸入透鏡方法實現(xiàn)0.25um的成像分辨率，來完成對SoC關(guān)鍵節(jié)點的性能進(jìn)行分析。通過測試系統(tǒng)配備的高速采集和數(shù)據(jù)處理能力，半導(dǎo)體制造商能夠快速進(jìn)行設(shè)計查錯、故障分析和特征提取，從而極大地縮短產(chǎn)品上市時間并降低SoC開發(fā)的成本。

基于光子探測的SoC測試技術(shù)的基本原理是，利用脈沖信號切換產(chǎn)生的能量，激發(fā)半導(dǎo)體電路內(nèi)部的電子被激發(fā)出光子，然后通過高速采集和數(shù)據(jù)處理系統(tǒng)，將采集的光子轉(zhuǎn)化為電子信號，通過對這些電信號來分析時序特征，從而達(dá)到對SoC關(guān)鍵節(jié)點進(jìn)行測試的目的。其目的是加速產(chǎn)品的上市，消除不必要的多次設(shè)計修改和不必要的流片循環(huán)。

本文小結(jié)

SoC技術(shù)是21世紀(jì)初以來迅速發(fā)展起來的超大規(guī)模集成電路的主流技術(shù)，是電子器件持續(xù)集成的最高境界。SoC采用先進(jìn)的超深亞微米CMOS工藝技術(shù)，從整個系統(tǒng)的角度出發(fā)，將處理機(jī)制、模型算法、嵌入式軟件等各層次電路直至器件的設(shè)計緊密結(jié)合在單個芯片上，完成整個系統(tǒng)的功能。

隨著SoC應(yīng)用的日益普及，在測試程序生成、工程開發(fā)、硅片查錯、量產(chǎn)等領(lǐng)域?qū)oC測試技術(shù)提出了越來越高的要求，掌握新的測試?yán)砟?、新的測試流程、方法和技術(shù)，是應(yīng)對消費(fèi)電子、通信和計算等領(lǐng)域SoC應(yīng)用對測試技術(shù)提出的挑戰(zhàn)，適應(yīng)測試和組裝外包發(fā)展趨勢的必然要求。對于中國集成電路測試人員來說，了解中國目前SoC測試技術(shù)發(fā)展面臨的挑戰(zhàn)和發(fā)展方向，掌握市場的動態(tài)至關(guān)重要，表1所示為中國目前已經(jīng)具備SoC測試能力的測試中心和實驗室的一覽表。