基于AD9650的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案

模數(shù)轉(zhuǎn)換模塊是信號采集系統(tǒng)最重要的組成部分。它主要包括ADC、前端電路和時鐘電路等。主要完成的功能是實(shí)現(xiàn)對模擬中頻輸入信號的數(shù)字化，以用于后續(xù)的數(shù)字信號處理。

數(shù)字信號預(yù)處理模塊采用較為成熟的FPGA+DSP結(jié)構(gòu)，主要實(shí)現(xiàn)對數(shù)字信號的FFT、數(shù)字正交解調(diào)等，同時實(shí)現(xiàn)對原始數(shù)據(jù)傳輸。信號預(yù)處理主要在DSP中完成，而FPGA內(nèi)部搭建兩個FIFO來實(shí)現(xiàn)數(shù)據(jù)傳輸，同時完成對收發(fā)單元等的控制功能。FPGA采用Xilinx的低功耗高性能產(chǎn)品Spartan6,DSP 采用Analog Device公司的低功耗DSP產(chǎn)品ADSP21479.

數(shù)據(jù)傳輸模塊采用Cypress 公司的CY7C68014,通過USB 接口完成由FPGA 向嵌入式單板機(jī)的數(shù)據(jù)傳輸。嵌入式單板機(jī)具備各種符合計(jì)算機(jī)協(xié)議的數(shù)據(jù)接口，包括與電子硬盤的存儲接口，與上位機(jī)的網(wǎng)絡(luò)通信接口，以及與預(yù)處理卡的USB通信接口。

數(shù)據(jù)采集系統(tǒng)硬件電路實(shí)物，如圖7所示。系統(tǒng)分成兩塊電路板，即模擬ADC板和FPGA+DSP數(shù)字板，兩者通過PMC插件連接。

4 結(jié)語

本文研究了影響數(shù)據(jù)采集系統(tǒng)動態(tài)范圍的關(guān)鍵因素，給出了在采集系統(tǒng)設(shè)計(jì)時選擇芯片、設(shè)計(jì)時鐘和前端電路的依據(jù)，以此為基礎(chǔ)提出了一種高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案。論證分析表明，該設(shè)計(jì)方案能夠滿足雷達(dá)數(shù)據(jù)采集系統(tǒng)高速大動態(tài)范圍的要求。