ACEX 1K系列CPLD配置方法探討(圖)

摘 要：介紹acex 1k系列器件的配置方法，對幾種方法進行了分析對比，并著重論述了應用配置器件配置
acex 1k系列器件的優(yōu)點。
關鍵詞：cpld；配置器件；器件配置

1 引言
　　acex 1k系列器件是altera公司近期推出的新型cpld產(chǎn)品。該器件基于sram，結合查找表（lut）和嵌入式陣列塊（eab）提供了高密度結構，可提供10 000到100 000可用門，每個嵌入式陣列塊增加到16位寬可實現(xiàn)雙端口，ram位增加到49125個。其多電壓引腳可以驅動2.5v、3.3v、5.0v器件，也可以被這些電壓所驅動；雙向i/o引腳執(zhí)行速度可達250mhz。該器件還應用altera專利技術進行了重要的生產(chǎn)改進，進一步降低了器件的成本，提高了產(chǎn)品的性能價格比。因此,acex 1k器件可用來實現(xiàn)許多邏輯復雜、信息量大的系統(tǒng)。但是在器件操作過程中，acex 1k系列器件的配置數(shù)據(jù)存儲在sram單元中，由于sram的易失性，配置數(shù)據(jù)在每次上電時必須被重新載入sram。

2 配置acex 1k系列器件三種方法的比較
　　對于acex 1k系列器件，目前實現(xiàn)加載的方法有以下3種：①采用prom并行加載；②采用單片機控制實現(xiàn)加載；③通過jtag口直接一次性實現(xiàn)編程數(shù)據(jù)加載。第一種方式需要占用較多的cpld管腳資源，雖然這些資源在加載完成后可用作一般的i/o口，但在加載時不允許這些管腳有其他任何外來信號源；另外數(shù)據(jù)存儲在prom與cpld之間的大量固定連線,如8位數(shù)據(jù)線以及大量訪問prom的地址線等，使得pcb板設計不便。但是這種方式有一個好處，即prom的容量較大、容易購置、價格低、技術支持（編程器）較好。第二種方式采用單片機控制，由prom中讀取并行數(shù)據(jù)，然后串行送出。由于涉及到單片機編程，對于開發(fā)者來說較為不便；另外，如果單片機僅用來實現(xiàn)該任務，較為浪費硬件資源。cpld的一個最大優(yōu)點是采用計算機專用開發(fā)工具，通過jtag口直接一次性實現(xiàn)編程數(shù)據(jù)加載，但是由于acex 1k器件sram的易失性使數(shù)據(jù)無法永久保存，為調試帶來很大的不便，特別是從事野外作業(yè)者。

　　目前，altera公司推出了相應的配置器件。在cpld器件配置過程中，配置數(shù)據(jù)存儲在配置器件的eprom中，通過配置器件內部振蕩器產(chǎn)生的時鐘控制數(shù)據(jù)輸出。本文以20腳epc2器件（以下簡稱epc2）為例闡述配置器件與acex 1k系列器件的連接。

3 epc2器件簡介
　　epc2具有flash配置存儲器,可用來配置5.0v、3.3v、2.5v器件。通過內置的ieee std. 1149. 1 jtag接口epc2可以在5.0v和3.3v電壓下進行在系統(tǒng)編程（isp）。 系統(tǒng)編程后，調入jtag配置指令初始化acex 1k器件。epc2的isp能力使acex 1k器件的初始和更新更容易。當用epc2配置acex 1k器件時，在配置器件的內部發(fā)生帶電復位延遲，最大值為200ms。alterat公司的quartusⅱ和max+plusⅱ軟件均支持配置器件的編程，設計中軟件自動為每一個配置器件產(chǎn)生pof。多器件設計中，對于多個acex 1k器件，軟件可以將編程文件與一個或多個配置器件聯(lián)合。軟件允許用戶選擇適當?shù)呐渲闷骷浞值貎Υ婷恳粋€acex 1k器件的配置數(shù)據(jù)。epc2器件用于與acex 1k器件連接的引腳功能見表1。

4 器件連接及工作原理
　　當用一片epc2配置acex 1k器件時，epc2的控制信號ncs、oe、dclk直接和acex 1k系列器件的控制信號連接。圖1給出了acex 1k器件和一片epc2的連接關系。

　　epc2的ncs和oe引腳控制data輸出引腳的三態(tài)緩沖器，使能地址計數(shù)器和epc2的振蕩器。ncs引腳控制配置器件的輸出。當oe引腳接低電平時，不論ncs為何狀態(tài)，地址計數(shù)器復位，data引腳輸出為高阻狀態(tài)。當oe引腳接高電平時，如果ncs保持高電平，則計數(shù)器停止計數(shù)，data引腳保持高阻狀態(tài)；如果ncs接低電平，則計數(shù)器和data引腳正常工作。epc2允許用戶將ninit_conf引腳與pld器件的nconfig引腳相連來初始化pld器件的配置。epc2的data引腳與acex 1k系列器件的data0或data引腳相連。存儲在epc2器件中的數(shù)據(jù)在其內部時鐘的控制下順序輸出到data腳，然后在控制信號的控制下輸出到cpld器件的data0或data引腳。當配置數(shù)據(jù)的大小超過一片epc2的容量時，可以采用多片級聯(lián)的方法。這時候器件的ncasc和ncs引腳做器件間的握手信號。器件連接如圖1虛線所示。

　　用級聯(lián)epc2 配置acex 1k器件時，epc2的操作與其在級聯(lián)鏈中的位置有關。當級聯(lián)鏈中的第一個即主epc2加電或復位，且ncs腳為低電平時，主epc2控制配置進行。配置過程中主epc2向其后的從屬epc2和cpld器件提供所有的時鐘脈沖，并向pld器件提供第一個數(shù)據(jù)流。當主epc2中配置數(shù)據(jù)發(fā)送完畢，器件的ncasc腳變?yōu)榈碗娖?，使第一個從屬epc2的ncs腳變?yōu)榈碗娖?，從而使從屬epc2向外發(fā)送配置數(shù)據(jù)。每一片epc2中數(shù)據(jù)全部輸出且ncasc引腳為低電平時，器件的data引腳置為高阻狀態(tài)以避免和其他配置器件發(fā)生競爭。一旦所有的配置數(shù)據(jù)傳送完畢，且基于查找表的cpld器件的conf_done腳驅動主epc2的ncs腳為高電平，主epc2器件將額外增加16個時鐘周期來初始化cpld器件。隨后主epc2器件進入空閑狀態(tài)。當需要另外加入epc2器件時，可以將欲加入的epc2的ncasc引腳和級聯(lián)鏈中的從屬epc2的ncs相連，dclk、data和oe引腳并聯(lián)。

5 結論
　　從上述的闡述中，我們可以看到：采用altera公司的專用配置器件加載數(shù)據(jù)時，配置器件與cpld之間的接口線非常少，且直接連接不需要外加智能控制器；通過器件內置jtag口能夠將數(shù)據(jù)一次性寫入eprom中加以保存，而且當config數(shù)據(jù)量較大時，可以采用多片級聯(lián)；器件可多次寫入，當需要下載新數(shù)據(jù)時不需事先擦除器件中原有數(shù)據(jù)，只需將新數(shù)據(jù)直接寫入即可。由此可見采用配置器件加載數(shù)據(jù)方便、可靠、易學易用。 參考文獻
1 范宏波,李一民,朱紅梅.采用eeprom對大容量fpga芯片數(shù)據(jù)實現(xiàn)串行加載,云南省昆明理工大學信電學院. 2001年第5期
2 acex 1k programmable logic device family. altera corporation, 2001.9
3 configuration devices for sram-based lut device. altera corporation, 2002.2
4 configuring sram-based lut devices. altera corporation, 2002.2