MOSFET門(mén)極驅(qū)動(dòng)電壓的優(yōu)化

　　在同步降壓電源應(yīng)用中,降低MOSFET導(dǎo)通電阻對(duì)同步整流器而言十分關(guān)鍵,因?yàn)槎鄶?shù)情況下,快速恢復(fù)式整流電流通過(guò)MOSFET通道電阻所造成的功率損耗是總功耗中最大的一部分。然而,其他一些因素也不容忽視。

　　---較高的門(mén)極驅(qū)動(dòng)電壓電平可將更多電荷充入MOSFET的柵極-源極(gate-to-source)連接點(diǎn),從而在MOSFET驅(qū)動(dòng)器級(jí)造成了更大的損耗。此外,較高的門(mén)極充電需求還會(huì)造成更長(zhǎng)的升降時(shí)間,這將在同步降壓轉(zhuǎn)換器的高側(cè)MOSFET內(nèi)影響開(kāi)關(guān)損耗。為了提高效率,施壓應(yīng)用于驅(qū)動(dòng)MOSFET門(mén)極,以使增加的門(mén)極電荷與開(kāi)關(guān)損耗小于其通過(guò)降低Rds(ON)所節(jié)省的功率。例如,如果高側(cè)MOSFET增加0.5W的功耗,而同步MOSFET中節(jié)省了1W,則該方案可以接受。

　　門(mén)極電壓的考慮事項(xiàng)

　　---采用兩種相對(duì)的電壓驅(qū)動(dòng)控制MOSFET Q1與同步MOSFET Q2(如圖1所示)的門(mén)極需要經(jīng)過(guò)仔細(xì)的考慮。額外離散部件的需求、對(duì)PCB路由的影響以及最佳驅(qū)動(dòng)電壓振幅(可能已獲得、也可能暫未獲得)的需求,這些權(quán)衡因素都對(duì)降低MOSFET Rds(ON)以獲得潛在效率不利。

　　---作為例子,我們使用仲裁器件(arbitrary device)對(duì)控制MOSFET與同步整流器MOSFET進(jìn)行如下分析。為了能夠突出門(mén)極-源極電壓(VGS)相對(duì)另一門(mén)極-源極電壓的優(yōu)勢(shì),必須仔細(xì)考察每個(gè)MOSFET的Rds(ON)對(duì)門(mén)極驅(qū)動(dòng)電壓以及門(mén)極驅(qū)動(dòng)電壓對(duì)門(mén)極電荷的曲線圖。

　　---圖2～圖5所示是從大多數(shù)制造商的數(shù)據(jù)表中獲得的典型MOSFET性能特性曲線圖,其將作為下述應(yīng)用實(shí)例的依據(jù)。

　　---圖2突出顯示了控制MOSFET Q1當(dāng)VGS=5V以及VGS=9V時(shí)Rds(ON)的值。由于Q1更傾向于開(kāi)關(guān)損耗,因此在選擇時(shí)通常首先考慮較低的門(mén)極電荷,其次考慮Rds(ON)。當(dāng)VGS=5V時(shí),Rds(ON)=8.7mΩ;VGS=9V時(shí),Rds(ON)=6.4mΩ。與此類似,圖表示了當(dāng)VGS從5V增加至9V時(shí)對(duì)門(mén)極電荷的影響。當(dāng)VGS=5V時(shí),Qg=13nC;VGS=9V時(shí),Qg=24.8nC。表1是對(duì)上述結(jié)果的總結(jié)。

　　---圖4突出顯示了整流器MOSFET Q2當(dāng)VGS=5V以及VGS=9V時(shí)的Rds(ON)的值。由于Q2更傾向于導(dǎo)電損耗,因此在選擇時(shí)首先考慮盡可能最低的Rds(ON),其次考慮門(mén)極電荷。當(dāng)VGS=5V時(shí),Rds(ON)=3.37mΩ;當(dāng)VGS=9V時(shí),Rds(ON)= 2.75mΩ。與此類似,圖5顯示了VGS從5V增加到9V時(shí)對(duì)門(mén)極電荷的影響。當(dāng)VGS=5V時(shí),Qg=37.5nC;當(dāng)VGS=9V時(shí),Qg=76nC。各VGS所對(duì)應(yīng)的MOSFET參數(shù)如表1所示。

　　---受最大負(fù)載電流的影響,由較高VGS產(chǎn)生的低Rds(ON)將導(dǎo)致更低的導(dǎo)電損耗,直至某一特定截至頻率上開(kāi)關(guān)損耗開(kāi)始占優(yōu)勢(shì)。在開(kāi)關(guān)損耗占優(yōu)勢(shì)的較高頻率范圍內(nèi),應(yīng)首選由較低VGS引起的低門(mén)極電荷。而在導(dǎo)電損失占優(yōu)勢(shì)的較低頻率范圍內(nèi),則應(yīng)選擇由較高VGS引起的低Rds(ON)。就提高效率而言,最好的選擇可能是采用較低VGS驅(qū)動(dòng)控制MOSFET以最大程度地減少開(kāi)關(guān)損耗,以及采用較高VGS驅(qū)動(dòng)同步整流器以降低導(dǎo)電損耗。然而,由于大多數(shù)同步降壓MOSFET驅(qū)動(dòng)器不提供以不同電壓分別獨(dú)立驅(qū)動(dòng)控制門(mén)極與同步門(mén)極的選項(xiàng),因此該解決方案不具有實(shí)際意義。

　　---下面的應(yīng)用實(shí)例將對(duì)兩種VGS條件下的效率進(jìn)行比較。為了簡(jiǎn)化起見(jiàn),對(duì)每種情況我們都采用相同振幅的VGS用于控制MOSFET及同步MOSFET。

應(yīng)用實(shí)例

　　--- 首先給定以下條件：

　　VIN=5V

　　VOUT=1.8V

　　IOUT=20A

　　D=0.36

　　Fsw=200kHz

　　Rg=0Ω

　　LLUMP=50nH

　　---MOSFET驅(qū)動(dòng)器特性：

　　---圖6顯示了具有代表性的模型,其說(shuō)明了對(duì)開(kāi)關(guān)電源性能能夠產(chǎn)生影響作用的大多數(shù)寄生元件。為了簡(jiǎn)化,只給出了低側(cè)同步整流器MOSFET和驅(qū)動(dòng)器級(jí)。與驅(qū)動(dòng)器汲極和源極阻抗相關(guān)聯(lián)的電阻通常都具有不同值,但制造商的數(shù)據(jù)表中都應(yīng)做了指定。需要指出的是,驅(qū)動(dòng)器和MOSFET間寄生電感的作用同樣是十分重要的。在進(jìn)行較高頻率操作時(shí),該電感將限制門(mén)電流對(duì)MOSFET輸入電容充電的嘗試。公式2表明這將導(dǎo)致更長(zhǎng)的上升與下降時(shí)間以及額外的開(kāi)關(guān)損耗。在本例中,我們假定總寄生電感LLUMP為50nH。如圖6所示,LLUMP由與MOSFET和驅(qū)動(dòng)器封裝類型相關(guān)的內(nèi)部引線電感組成。由于設(shè)計(jì)人員無(wú)法真正控制這些參數(shù),因此唯一可以控制的寄生電感組件是線跡電感Ltrace。為此,最大程度地縮短驅(qū)動(dòng)器與MOSFET之間的線跡長(zhǎng)度以及直接在接地平面上運(yùn)行短且寬的線跡,都可降低寄生線跡電感。

　　---控制MOSFET功率損耗計(jì)算：

　　Pc=Iout2×Rds(ON)×D 公式1

　　式中tr≈tf,可用下式近似估算：

　　高側(cè)驅(qū)動(dòng)器功率損耗：

　　---由于驅(qū)動(dòng)器的汲極與源極電阻遠(yuǎn)大于MOSFET的內(nèi)部門(mén)極電阻,因此大部分與MOSFET門(mén)極充電、放電相關(guān)的開(kāi)關(guān)損耗來(lái)自驅(qū)動(dòng)器IC。公式5

　　---采用公式1～公式5,可以估算出各種VGS條件下控制MOSFET與驅(qū)動(dòng)器的總損耗。

　　---同步整流器MOSFET功率損耗計(jì)算：

　　---為了簡(jiǎn)化計(jì)算過(guò)程,我們假定以下基體二極管特性：

　　tBDR+tBDF=10ns

　　QRR=48nC

　　VF=1V

　　Pbd=VF×Iout×Fsw×(tBDR+tBDF) 公式6

　　Pc=Iout2×Rds(ON)×(1-D) 公式7

　　PRR=QRR×VIN×Fsw 公式8

　　Psw=0 公式9

　　Pout=0 公式10

　　低側(cè)驅(qū)動(dòng)器功率損耗：公式11

　　---采用公式6～公式11,設(shè)計(jì)人員可以估算出各VGS條件下同步整流器MOSFET與驅(qū)動(dòng)器的總損耗。由于公式1～公式11所表示的單個(gè)損耗中有不少取決于頻率,我們?cè)O(shè)計(jì)了EXCEL電子表格用于計(jì)算并繪制各VGS條件下,高控制MOSFET與低同步MOSFET相對(duì)應(yīng)的總損耗對(duì)頻率的關(guān)系曲線。您可很容易通過(guò)電子表格或MathCAD判定VGS值變化所帶來(lái)的影響。

　　---圖7所示的是公式1～公式11在不同VGS條件下頻率變化(100kHz～1MHz)時(shí)所繪制的曲線圖。這些圖表可在任何輸出負(fù)載電流下生成,圖為IOUT(MAX)=20A時(shí)的輸出結(jié)果,在此電流下,提高M(jìn)OSFET連接點(diǎn)溫度主要受益于高效率。顯而易見(jiàn),當(dāng)IOUT=20A時(shí),在所有考慮的頻率范圍內(nèi),VGS=9V都能顯著減少耗散功率。通過(guò)計(jì)算各VGS條件下的總耗散功率,并已知最大輸出功率,我們應(yīng)用公式12繪制了圖8中的曲線。

　　公式12

　　---在選擇最優(yōu)開(kāi)關(guān)頻率時(shí),除了考慮對(duì)驅(qū)動(dòng)器與MOSFET的影響,還必須考慮對(duì)功率級(jí)組件的影響。分析功率級(jí)頻率的影響作用已經(jīng)超出了本例的范圍,因此我們假定200kHz對(duì)于在優(yōu)化MOSFET與門(mén)極驅(qū)動(dòng)電路以及維持相當(dāng)?shù)母哳l以使功率級(jí)中無(wú)源組件尺寸最小化二者之間來(lái)說(shuō)是一個(gè)較好的折衷方案。圖8中的曲線表明,在VGS=9V且IOUT=20A的條件下,頻率為200kHz時(shí),效率提高約1.7%。

　　---選擇200kHz的開(kāi)關(guān)頻率將有助于我們了解在所選頻率下VGS對(duì)整個(gè)負(fù)載范圍的影響。接下來(lái),我們以200kHz為固定頻率,將公式1～公式11繪制成負(fù)載電流的曲線圖。

　　---圖9所示的是在固定頻率200kHz,VGS=5V與VGS=9V兩種情況下,負(fù)載電流對(duì)耗散功率的影響曲線圖。正如所預(yù)料的那樣,圖10表明了當(dāng)VGS=9V且IOUT=20A時(shí),效率提高了1.7%。然而,當(dāng)IOUT小于7A時(shí),VGS=9V使效率降低,而VGS=5V卻能提高效率。這是因?yàn)?IOUT小于7A時(shí),低導(dǎo)電損耗所帶來(lái)的效率提高不再具有主導(dǎo)的作用,這點(diǎn)在公式1與公式7中顯而易見(jiàn)。在低負(fù)載電流時(shí),頻率相關(guān)損耗(frequency dependant losses)開(kāi)始超過(guò)電流相關(guān)(導(dǎo)電)損耗并起主導(dǎo)作用,因此,應(yīng)選擇低的VGS=5V,也就是低門(mén)極電荷。

　　---有趣的是,通過(guò)重復(fù)上述繪圖過(guò)程,能夠優(yōu)化VGS與開(kāi)關(guān)頻率的組合。在本例中,如果采用VGS=9V,頻率為200kHz,能夠在最大輸出電流時(shí)提高效率1.7%;而在較小負(fù)載電流時(shí),代價(jià)是使效率降低。相反,如果采用VGS=5V,頻率同樣為200kHz,則在中低范圍