基于FPGA的數(shù)字視頻接口轉(zhuǎn)換器設(shè)計(jì)

　　由圖1可知，系統(tǒng)主要包括DVI接口模塊、FPGA模塊、存儲(chǔ)器模塊及Camera Link接口模塊。系統(tǒng)的功能流程為：

　　DVI接收器將TMDS信號(hào)轉(zhuǎn)換為單端數(shù)字信號(hào)（包括24為RGB像素信號(hào)，行場(chǎng)同步信號(hào)，DE信號(hào)及像素時(shí)鐘信號(hào)），并將其送給FPGA.經(jīng)過(guò)FPGA相應(yīng)的信號(hào)處理，將視頻數(shù)據(jù)直接輸出給Camera Link編碼器完成視頻接口的轉(zhuǎn)換。其中，F(xiàn)PGA的處理任務(wù)主要包括：合理控制外部大容量存儲(chǔ)器的讀寫(xiě)，實(shí)現(xiàn)輸入視頻信號(hào)的幀緩存；實(shí)現(xiàn)視頻信號(hào)的幀頻改變、分辨率改變及色度空間轉(zhuǎn)換。測(cè)試時(shí)，系統(tǒng)使用普通PC機(jī)的DVI輸出接口作為視頻信號(hào)源，用標(biāo)準(zhǔn)的Camera Link采集顯示系統(tǒng)實(shí)時(shí)采集轉(zhuǎn)換后的信號(hào)，以驗(yàn)證系統(tǒng)功能。

3 系統(tǒng)硬件設(shè)計(jì)

　　系統(tǒng)的硬件設(shè)計(jì)主要包括：DVI接口的擴(kuò)展顯示認(rèn)證數(shù)據(jù) （EDID）設(shè)計(jì)，DVI接口接收電路、Camera Link接口發(fā)送電路及FPGA配置電路等FPGA外圍電路設(shè)計(jì)及大容量存儲(chǔ)器電路設(shè)計(jì)。

　　3.1 DVI接口EDI#D設(shè)計(jì)

　　DVI標(biāo)準(zhǔn)內(nèi)含視頻電子標(biāo)準(zhǔn)協(xié)會(huì)（VESA）制定的EDID標(biāo)準(zhǔn)及DDC2B協(xié)議。DDC2B協(xié)議構(gòu)建于I2 C總線技術(shù)，用來(lái)讀取接收設(shè)備所能支持的顯示格式等EDID數(shù)據(jù)。只有接收設(shè)備符合DDC2B協(xié)議，且接收設(shè)備存儲(chǔ)有正確的EDID數(shù)據(jù)時(shí)，計(jì)算機(jī)顯卡才 會(huì)向接收設(shè)備輸出TMDS視頻信號(hào)。

　　系統(tǒng)選用基于DDC2B協(xié)議的AT24C02B來(lái)存儲(chǔ)EDID數(shù)據(jù)，AT24C02B為256字節(jié)EEPROM,可存儲(chǔ)EDID 1.2版本或更高版本的EDID數(shù)據(jù)。EDID結(jié)構(gòu)包括視頻分辨率、行場(chǎng)同步信號(hào)的時(shí)序特征、圖像顏色深度、視頻寬高比、版本號(hào)及設(shè)備制造商ID 等多種數(shù)據(jù)信息。EDTD 數(shù)據(jù)信息共占128個(gè)字節(jié)，被正確配置后，使用EEPROM 燒寫(xiě)器將有效數(shù)據(jù)存儲(chǔ)在AT24C02B的前半部分地址空間，便完成了DVI接口的EDID設(shè)計(jì)。

　　3.2 FPGA外圍電路設(shè)計(jì)

　　FPGA外圍電路包括DVI接口接收電路，F(xiàn)PGA 配置電路，Camera Link接口發(fā)送電路。DVI接收芯片選用TI公司的TFP401A,Camera Link發(fā)送芯片選用國(guó)家半導(dǎo)體公司的DS90CR285,均為專(zhuān)用視頻編解碼芯片，接口電路遵循其參考設(shè)計(jì)進(jìn)行開(kāi)發(fā)即可，不再贅述。

　　FPGA為基于SRAM 架構(gòu)的可編程邏輯器件，其內(nèi)部功能邏輯在系統(tǒng)掉電時(shí)會(huì)丟失，因此，其外圍配置電路是FPGA正常工作的保證。系統(tǒng)使用外部串行配置芯片（EPCS16）存 儲(chǔ)FPGA配置數(shù)據(jù)，以實(shí)現(xiàn)系統(tǒng)上電時(shí)的FPGA程序自動(dòng)加載。FPGA 配置模式設(shè)計(jì)為主動(dòng)串行（Active Serial）加JTAG方式，配置電路如圖2所示。由圖可知，該電路設(shè)計(jì)簡(jiǎn)單，通過(guò)JTAG接口將sof文件加載到FPGA中，可實(shí)現(xiàn)程序的在線調(diào)試。 程序調(diào)試成功后，通過(guò)同一個(gè)JTAG接口，可將最終的jic編程文件固化到EPCS16中。

　　3.3 存儲(chǔ)器電路設(shè)計(jì)系統(tǒng)存儲(chǔ)器電路由3片SRAM 芯片組成，可實(shí)現(xiàn)輸入視頻信號(hào)的幀緩存功能。系統(tǒng)輸入的視頻信號(hào)為XGA （1024×768@60Hz）格式，一幀圖像的有效像素個(gè)數(shù)為1024×768個(gè)，而每個(gè)數(shù)字像素信號(hào)為24bits,故一幀視頻信號(hào)的有效數(shù)據(jù)總量為 1024×768×24=18Mb.目前市場(chǎng)上，尚無(wú)任何一款SRAM、雙口RAM 或FIFO芯片能單片滿(mǎn)足存儲(chǔ)XGA信號(hào)一幀圖像數(shù)據(jù)的要求。系統(tǒng)使用三片1M×16bits的SRAM芯片組成存儲(chǔ)器模塊組，最多可緩存兩幀XGA視頻 圖像。具體電路設(shè)計(jì)方法為：三片SRAM 的數(shù)據(jù)總線并行擴(kuò)展為48位，地址總線和片選等控制信號(hào)全部相同，組成1M×48bits的大容量存儲(chǔ)器，可滿(mǎn)足系統(tǒng)要求。