片上系統(tǒng)的總線結(jié)構(gòu)發(fā)展現(xiàn)狀及前景

引言

　　片上系統(tǒng)是在單芯片上實現(xiàn)全部電子系統(tǒng)的集成，通過使多個設(shè)備集成在一個芯片上，實現(xiàn)系統(tǒng)級的功能，減少甚至不再需要外部器件的使用，達到應(yīng)用功能的快速實現(xiàn)、靈活修改及方便升級。進行片上系統(tǒng)設(shè)計時，首先要考慮的問題是系統(tǒng)的體系結(jié)構(gòu)。為了提高開發(fā)模塊的重復(fù)利用率，降低開發(fā)成本，用戶采用了片上系統(tǒng)（芯片內(nèi)部）總線。與芯片間總線（如SPI、I2C、UART、并行總線）、板卡間總線（ISA、PCI、VME）、設(shè)備間總線（USB、1394、RS232）不同的是，片上系統(tǒng)總線為用戶提供了一個堪稱“理想”的環(huán)境：片上系統(tǒng)模塊間不會面臨干擾、匹配等傳統(tǒng)問題；但是片上系統(tǒng)的時序要求異常嚴(yán)格。

　　由于OpenCore和其它致力于開放知識產(chǎn)權(quán)（Open Intellectual Property）的組織的大力推廣（開發(fā)設(shè)計了大量基于標(biāo)準(zhǔn)化片上總線的免費模塊），用戶在片上系統(tǒng)總線的選擇上更傾向于采用那些標(biāo)準(zhǔn)化、開放化的方案。目前，業(yè)界采用比較多的標(biāo)準(zhǔn)化、開放化的總線方案包括：IBM 公司的CoreCONnect、ARM的AMBA和Silicore公司的Wishbone。

1 三種總線的邏輯結(jié)構(gòu)圖及描述

1.1 IBM CoreConnect綜述

　　圖1是CoreConnect的邏輯總線結(jié)構(gòu)圖。

圖1 CoreConnect邏輯總線結(jié)構(gòu)圖

　　從圖1可以看到CoreConnect定義了一個清晰的結(jié)構(gòu)，囊括了所有系統(tǒng)組件和它們之間的連接。它一共設(shè)計了3種總線和1個高性能總線與低性能總線連接的橋，分別是OPB、PLB、DCR總線和OPB橋。OPB總線連接外部設(shè)備；PLB總線連接處理器、外部高速緩存和高速存儲器，是解決處理器運算瓶頸的總線；DCR總線將所有連接在PLB上的模塊通過雛菊花環(huán)的方式進行互聯(lián)配置，通過它來分配配置信息，減少對OPB和PLB總線的帶寬占用；OPB橋?qū)崿F(xiàn)了PLB總線和OPB總線的互聯(lián)。因為PLB和OPB的性能差異，所以設(shè)計中OPB橋在OPB總線端相當(dāng)于一個主OPB設(shè)備，而在PLB總線端則相當(dāng)于一個從PLB設(shè)備。這樣在從PLB設(shè)備發(fā)出信號時，主OPB設(shè)備就根據(jù)它的可接收情況進行分拆、重發(fā)等等。

1.2 ARM的AMBA綜述

　　圖2是AMBA的邏輯總線結(jié)構(gòu)圖。

圖2 AMBA邏輯總線結(jié)構(gòu)圖