基于DDR3存儲器接口控制器IP核的視頻數(shù)據(jù)處理

　　DDR3存儲器控制器必須為各種存儲器訪問實現(xiàn)不同的時序要求。一些要求對于我們的目標應(yīng)用來說非常重要，包括以下幾個方面：

　　DDR3存儲器使用"類似cache"的bank進行組織，每個器件帶有8個bank.訪問最近工作（打開）的bank比訪問未工作的（關(guān)閉）的bank速度快。

　　可使用4位、8位或交叉存取方式進行突發(fā)（burST）模式讀訪問。

　　根據(jù)存儲器速率和用戶設(shè)置，CAS和寫延遲都是可變的。從讀請求轉(zhuǎn)換為寫請求需要額外的延遲時間，因為雙向的數(shù)據(jù)總線必須改變傳輸方向。

　　針對視頻處理的IP核實現(xiàn)

　　為了使存儲器數(shù)據(jù)帶寬和效率最大化，針對視頻處理設(shè)計的IP核實現(xiàn)需根據(jù)DDR3存儲器特性使用相匹配的算法。下面列出了一些重要的實現(xiàn)考慮。

　　使用突發(fā)（Burst）模式的數(shù)據(jù)訪問

　　DDR3存儲器可通過突發(fā)模式訪問，突發(fā)模式在數(shù)據(jù)以數(shù)據(jù)塊形式存放（如視頻處理應(yīng)用）的應(yīng)用中是非常有效的。同樣，通過將視頻數(shù)據(jù)以優(yōu)化的方式放入8個bank中，數(shù)據(jù)傳輸帶寬和之后的數(shù)據(jù)處理率可維持在一個高速的水平。在我們的示例中有4個視頻源，因此如果我們?yōu)槊總€視頻源使用2個bank（一個用作存儲緩沖器，另一個用作處理緩沖器），這將使DDR3保持高傳輸效率。高效的DDR3存儲器控制器應(yīng)當基于每個bank的狀態(tài)，使用最快的訪問時間處理突發(fā)讀和寫。此外，視頻處理器將事務(wù)分組，使總線換向時間最小化并進一步提高存儲器帶寬。 更高帶寬的數(shù)據(jù)緩沖分配

　　來自視頻源1的數(shù)據(jù)可通過FIFO讀取并存儲到DDR3存儲器中的Bank 1.這將是一個只寫操作，可以使用突發(fā)模式來保持傳輸?shù)母咝АＲ坏┮粋€數(shù)據(jù)包保存到Bank 1,視頻處理器可從Bank 1讀出數(shù)據(jù)，對其進行操作并存入Bank 2.這些操作都可使用突發(fā)模式，因此總線換向的花銷僅占用存儲器帶寬的很小的百分比。一旦Bank 2中的數(shù)據(jù)經(jīng)過處理后可被讀出，還是使用突發(fā)模式，然后發(fā)送到PCI Express接口，再傳輸?shù)絟ub.盡可能地保持存儲器bank為打開狀態(tài)可使得控制器使用最短的存儲器訪問時間，從而提高了效率。

　　使用交叉存取的并行數(shù)據(jù)處理

　　數(shù)據(jù)讀可在bank之間切換或交叉存取，而無需大量延遲或總線換向時間。因此，只要處理硬件能夠支持，多個視頻流可通過視頻處理器同時處理。當處理好的數(shù)據(jù)寫回DDR3存儲器時，多個寫操作也可以通過交叉存取來提高帶寬。一個易于使用和可預(yù)測的存儲器控制器，如：ECP3 DDR3存儲器控制器，在用戶基于其對數(shù)據(jù)處理的基本算法的了解的情況下來分配存儲器緩沖區(qū)時，可以最小的硬件和軟件開銷來實現(xiàn)最大的帶寬。

　　刷新和初始化

　　因為DDR3存儲器中的數(shù)據(jù)必須定期進行刷新，一些存儲器訪問必須分配給刷新操作。DDR3控制器應(yīng)支持自動刷新指令隊列，它可能是深度為8的指令集，可以作為一個指令組來執(zhí)行，以使效率最大化。DDR3器件的初始化過程是非常繁復(fù)的并且很容易出錯，特別是在手動執(zhí)行時。DDR3控制器的初始化模塊應(yīng)該通過與用戶邏輯的一次簡單的握手，自動初始化存儲器，從而極大地簡化了接口設(shè)計。

　　流水線的指令處理

　　存儲器控制器應(yīng)當使用指令流水線來提高吞吐率，在當前指令出現(xiàn)在存儲器接口時，譯碼隊列中的下一條指令。這種方法提供了高于雙周期存儲器控制器100%的吞吐量。

　　功耗管理

　　在一些DDR3應(yīng)用中，功耗管理可能是一個需要考慮問題。在一些設(shè)計中，使用Power Down指令是非常有用的。該指令在沒有數(shù)據(jù)訪問需求的時候，降低功耗。在power down狀態(tài)下，器件功耗的降低可達90%.萊迪思DDR3存儲器控制器支持該指令。此外，萊迪思ECP3為帶有SERDES和高速接口，如DDR3存儲器控制器的應(yīng)用提供最低功耗的可編程解決方案。

　　設(shè)計和驗證流程

　　DDR3存儲器控制器IP核必須易于配置、生成并應(yīng)用到一個目標設(shè)計中。使用圖形化用戶界面（GUI）來配置各種DDR3控制器參數(shù)是一種簡便的方法，為目標系統(tǒng)快速創(chuàng)建正確的控制器。所有的參數(shù)都需要確定，如：存儲器寬度、深度、速度和延遲。每一類配置參數(shù)都有其獨立的選項卡，有助于將設(shè)計任務(wù)分為一個個可管理的"任務(wù)塊".一旦參數(shù)選定，生成代碼（用VHDL或Verilog）和生成相應(yīng)的測試基準應(yīng)當是比較容易的。

　　例如，萊迪思IPexpress工具只需三個步驟，如圖3所示，在ispLEVER設(shè)計軟件中創(chuàng)建ECP3 DDR3存儲器控制器IP核：

　　1）從萊迪思網(wǎng)站下載IPexpress工具并將IP核導(dǎo)入。

　　2）IP核參數(shù)可通過每個配置組對應(yīng)的選項卡進行選擇，配置組有：類型、設(shè)置、時序、引腳和設(shè)計工具。

　　3）基于Verilog或VHDL的IP核和測試基準一起生成，包括頂層、監(jiān)視器、指令生成器、用于Aldec或ModelSim的配置和腳本文件。

　　圖3:下載、配置和生成IP核設(shè)計流程

　　小結(jié)

　　我們對很多數(shù)據(jù)處理應(yīng)用的設(shè)計中，如本文中視頻處理的例子，當存儲器具有足夠的帶寬時，可以充分利用FPGA的并行處理能力的優(yōu)勢。DDR3存儲器具有靈活、易于使用的存儲器控制器。此外，一個經(jīng)驗證的IP核與可靠的設(shè)計和驗證環(huán)境也加速了這些應(yīng)用的上市。