基于DSP與FPGA的機器人聲控系統(tǒng)設(shè)計方案

3．3．2 端點檢測

端點檢測在詞與詞之間有足夠時間間隙的情況下檢測出詞的首末點，一般采用檢測短時能量分布，方程為：

其中，x(n)為漢明窗截取語音序列，序列長度為160，所以N取160，為對于無音信號E(n)很小，而對于有音信號E(n)會迅速增大為某一數(shù)值，由此可以區(qū)分詞的起始點和結(jié)束點。

3．3．3特征向量提取

特征向量是提取語音信號中的有效信息，用于進一步的分析處理。目前常用的特征參數(shù)包括線性預(yù)測倒譜系數(shù)LPCC、美爾倒譜系數(shù)MFCC等。語音信號特征向量采用Mel頻率倒譜系數(shù)MFCC(Mel Frequency Cepstrum Coeficient的提取，MFCC參數(shù)是基于人的聽覺特性的，他利用人聽覺的臨界帶效應(yīng)，采用MEL倒譜分析技術(shù)對語音信號處理得到MEL倒譜系數(shù)矢量序列，用MEL倒譜系數(shù)表示輸入語音的頻譜。在語音頻譜范圍內(nèi)設(shè)置若干個具有三角形或正弦形濾波特性的帶通濾波器，然后將語音能量譜通過該濾波器組，求各個濾波器輸出，對其取對數(shù)，并做離散余弦變換(DCT)，即可得到MFCC系數(shù)。MFCC系數(shù)的變換式可簡化為：

其中，i為三角濾波器的個數(shù)，本系統(tǒng)選P為16，F(xiàn)(k)為各個濾波器的輸出數(shù)據(jù)，M為數(shù)據(jù)長度。

3．3．4 語音信號的模式匹配和訓(xùn)練

模型訓(xùn)練即將特征向量進行訓(xùn)練建立模板，模式匹配即將當(dāng)前特征向量與語音庫中的模板進行匹配得出結(jié)果。語音庫的模式匹配和訓(xùn)練采用隱馬爾可夫模型HMM (Hidden Markov Models)，他是一種統(tǒng)計隨機過程統(tǒng)計特性的概率模型一個雙重隨機過程，因為隱馬爾可夫模型能夠很好地描述語音信號的非平穩(wěn)性和可變性，因此得到廣泛的使用。

HMM的基本算法有3種：Viterbi算法，前向一后向算法，Baum-Welch算法。本次設(shè)計使用Viterbi算法進行狀態(tài)判別，將采集語音的特征向量與語音庫的模型進行模式匹配。Baum-Welch算法用來解決語音信號的訓(xùn)練，由于模型的觀測特征是幀間獨立的，從而可以使用Baum- Welch算法進行HMM模型的訓(xùn)練。

3．4 語音識別程序的DSP開發(fā)

DSP的開發(fā)環(huán)境為CCS3．1及。DSP／BIOS，將語音識別和訓(xùn)練程序分別做成模塊，定義為不同的函數(shù)，在程序中調(diào)用。定義語音識別器函數(shù)為int Recognizer(int Micin)，識別結(jié)果輸出函數(shù)為int Result(void)，語音訓(xùn)練器函數(shù)為int Train(int Tmode，int Audiod)，動作指令輸入函數(shù)為int Keyin(int Action)。

語音識別器的作用是將當(dāng)前語音輸入變換成語音特征向量，并對語音庫的模板進行匹配并輸出結(jié)果，語音應(yīng)答輸出函數(shù)將獲取的語音識別結(jié)果對應(yīng)的語音應(yīng)答輸出，語音訓(xùn)練是將多個不同年齡、不同性別、不同口音的人語音指令輸入轉(zhuǎn)化為訓(xùn)練庫的模板。為防止樣本錯誤，每個人的語音指令需要訓(xùn)練2次，對于2次輸入用用歐氏距離去進行模式匹配，若2次輸入相似度達到95％，則加入樣本集。語音應(yīng)答輸入函數(shù)是為每個語音庫中模板輸入對立的語音輸出，以達到語言應(yīng)答目的。系統(tǒng)工作狀態(tài)為執(zhí)行語言識別子程序，訓(xùn)練時執(zhí)行外部中斷，執(zhí)行訓(xùn)練函數(shù)，取得數(shù)據(jù)庫模板，訓(xùn)練完畢返回。程序框圖如圖3所示。

4 機器人的動作控制系統(tǒng)設(shè)計

4．1 FPGA邏輯設(shè)計

系統(tǒng)通過語音控制機器人頭部動作，頭部運動分為上下和左右運動2個自由度，需要2個步進電機控制，DSF完成語音識別以后，輸出相應(yīng)的動作指令，動作執(zhí)行結(jié)束后，DSP發(fā)出歸零指令，頭部回到初試狀態(tài)。FPGA的作用是提供DSP接口邏輯，設(shè)置存儲DSP指令的RAM塊，同時產(chǎn)生步進電機驅(qū)動脈沖控制步進電機轉(zhuǎn)動方向和角度。

FPGA器件為動作指令控制單元，設(shè)計采用FLEXlOKE芯片，接收DSP數(shù)據(jù)后并行控制2路步進電機。FPGA內(nèi)部結(jié)構(gòu)邏輯如圖4所示，F(xiàn)PGA內(nèi)部設(shè)置2個元件為電機脈沖發(fā)生器，控制電機的工作脈沖以及正反轉(zhuǎn)。AO～A7為DSP數(shù)據(jù)輸入端口，WR為數(shù)據(jù)寫端口，P1，P2為2個步進電機驅(qū)動芯片脈沖輸入口，L1，L2為電機正反轉(zhuǎn)控制口，ENABLE為使能信號。

RAM1和RAM2分別為2個步進電機的指令寄存器，電機脈沖發(fā)生器發(fā)出與RAM中相應(yīng)數(shù)量的方波脈沖。DSP通過DO～D8數(shù)據(jù)端輸出8位指令，其中。 D8為RAM選擇，為1時選擇RAM1，為0時選擇RAM0，DO～D7為輸出電機角度，電極上下和左右旋轉(zhuǎn)角度為120°，精度為1°，初始值都為 60°，DO～D7的范圍為00000000～11111000，初始值為00111100。FPGA作為步進脈沖發(fā)生器，通過時鐘周期配置控制電機轉(zhuǎn)速，與初始值對應(yīng)坐標(biāo)決定正反轉(zhuǎn)。系統(tǒng)動作指令程序如圖5所示。