一種硬件細(xì)分方法的研究與應(yīng)用

【摘　要】　對(duì)光柵傳感器原始信號(hào)進(jìn)行細(xì)分是采用各類光柵器件進(jìn)行高精度位置測(cè)量、角度測(cè)量過(guò)程中不可或缺的一個(gè)環(huán)節(jié)。細(xì)分方法多種多樣，針對(duì)各種現(xiàn)有的電子學(xué)細(xì)分方案并結(jié)合實(shí)際應(yīng)用，本文采用純硬件查表、軌跡計(jì)數(shù)等方法，實(shí)現(xiàn)了針對(duì)測(cè)角傳感器信號(hào)的64倍頻，同時(shí)將其成功地應(yīng)用于交流伺服的全閉環(huán)系統(tǒng)，極大地改善了系統(tǒng)的定位精度。
關(guān)鍵詞：光柵傳感器，測(cè)量，細(xì)分

1　引　言

目前，各類伺服驅(qū)動(dòng)器及其應(yīng)用中廣泛采用光柵裝置作為速度測(cè)量、位置測(cè)量的敏感元件。而且，廣泛采用兩路正交方波的形式，系統(tǒng)的實(shí)時(shí)性要求極高。因此，對(duì)于光柵編碼器的信號(hào)的細(xì)分等主要處理環(huán)節(jié)，一方面集中考慮提高分辨率的問(wèn)題，同時(shí)，需要考慮實(shí)時(shí)性的問(wèn)題。

盡管高速單片機(jī)、DSP等高速數(shù)字處理器件的應(yīng)用可以極大地改善系統(tǒng)的實(shí)時(shí)性，但是做除法運(yùn)算仍需較長(zhǎng)的時(shí)間，大約為幾百微秒，無(wú)法滿足系統(tǒng)實(shí)時(shí)性的要求，因此，軟件細(xì)分的方法受到了限制。

目前，有很多采取純硬件進(jìn)行細(xì)分的方法，如，電阻鏈細(xì)分，空間細(xì)分，鎖相倍頻，還有兩種方法的結(jié)合使用等。上述幾種方法在實(shí)際應(yīng)用中被廣泛采用，特別是電阻鏈細(xì)分，在低倍頻的情況下是一種很好的方案。但是在高倍頻的情況下，不可避免地出現(xiàn)大量使用比較器的情況，以及比較器死區(qū)（滯后區(qū)）問(wèn)題，難以調(diào)節(jié)?？臻g細(xì)分的方法中，主要解決的問(wèn)題是切割電平精準(zhǔn)的問(wèn)題，其中的三角波切割三角波的方案有很多優(yōu)點(diǎn)，可以改變使用過(guò)零比較造成的細(xì)分誤差。但是仍然存在大量使用比較器的問(wèn)題，調(diào)節(jié)起來(lái)比較繁瑣。鎖相倍頻細(xì)分的方法，一方面，成本較前兩種高，另一方面，受環(huán)境溫度的影響比較大，實(shí)際的應(yīng)用中很少采用。本文從原理上考慮了一種新的細(xì)分方案，使用取絕對(duì)值，八卦限理論，利用ASIC器件（速度為納秒級(jí)）對(duì)信號(hào)進(jìn)行邏輯運(yùn)算和處理等一整套純粹硬件的信號(hào)細(xì)分方案，并通過(guò)調(diào)試和實(shí)際應(yīng)用，驗(yàn)證了該方案的可行性。

2　細(xì)分原理及框圖

細(xì)分主要由以下幾個(gè)部分構(gòu)成，取絕對(duì)值、提取卦限信號(hào)、A／D轉(zhuǎn)換、查細(xì)分表、邏輯運(yùn)算等。系統(tǒng)框圖如圖1所示。

濾波、放大、整形電路對(duì)于輸入原始信號(hào)sinx、cosx進(jìn)行初步處理，在幅值、對(duì)稱性、正交性等方面滿足后續(xù)電路的要求。取絕對(duì)值電路根據(jù)二極管截止導(dǎo)通特性，并結(jié)合基本運(yùn)算放大器的基本工作原理，設(shè)計(jì)硬件電路，使其uo＝｜ui｜輸出，實(shí)現(xiàn)對(duì)輸入信號(hào)的倍頻，兩路信號(hào)交錯(cuò)形成八個(gè)卦區(qū)以及相應(yīng)的卦限信號(hào)。

A／D轉(zhuǎn)換模塊對(duì)絕對(duì)值信號(hào)進(jìn)行采樣轉(zhuǎn)化，如圖2所示：模擬多路開關(guān)在卦限控制信號(hào)的作用下，對(duì)絕對(duì)值信號(hào)進(jìn)行選擇，其輸出分別作為A／D轉(zhuǎn)換的輸入信號(hào)和參考信號(hào)。A／D轉(zhuǎn)換受控于采樣控制信號(hào)，其輸出數(shù)據(jù)與采樣時(shí)刻的相位信號(hào)對(duì)應(yīng)。

如果將該數(shù)據(jù)與相位之間的對(duì)應(yīng)關(guān)系用一張表來(lái)描述，就是我們所建立的細(xì)分表。但是由于細(xì)分倍數(shù)的不同，兩者之間并不是一一對(duì)應(yīng)關(guān)系。

3　硬件設(shè)計(jì)與調(diào)試

從原理上可以看出，該細(xì)分模塊的技術(shù)關(guān)鍵是比較器整形產(chǎn)生的卦限信號(hào)和A／D模塊產(chǎn)生的地址信號(hào)必須同步，這是能否正確細(xì)分的關(guān)鍵。因此，在電路設(shè)計(jì)過(guò)程中，比較器的滯后及其抗干擾能力是必須考慮和解決的問(wèn)題。在抗干擾方面，采用差分放大，可以有效地抑制共模干擾?？紤]其滯后問(wèn)題，采用整形電路與取絕對(duì)值電路分離，可以通過(guò)調(diào)節(jié)各個(gè)運(yùn)放的直流參數(shù)，使得卦限信號(hào)與絕對(duì)值信號(hào)能夠近似同步，否則，產(chǎn)生的細(xì)分方波將會(huì)在過(guò)零處變得混亂。如圖3所示，對(duì)其中sinx信號(hào)取絕對(duì)值及整形，這樣一來(lái)，既方便了調(diào)試，也避免了干擾及比較器的滯后問(wèn)題。

邏輯控制電路及運(yùn)算模塊主要完成對(duì)A／D轉(zhuǎn)換模塊的采樣控制、讀存儲(chǔ)器（細(xì)分表）、運(yùn)算輸出細(xì)分正交方波等邏輯。整個(gè)模塊由FPGA來(lái)實(shí)現(xiàn)。外圍晶振提供10MHz的時(shí)鐘，由分頻模塊進(jìn)行分頻，實(shí)現(xiàn)周期為2μs（滿足系統(tǒng)最大500kHz的反饋要求）的脈沖列作為采樣控制信號(hào)。在A／D轉(zhuǎn)換模塊完成采樣轉(zhuǎn)換并且轉(zhuǎn)換結(jié)束信號(hào)／INT為低電平時(shí)，此時(shí)，卦限信號(hào)及地址信號(hào)在存儲(chǔ)器的地址信號(hào)線上有效，在FPGA內(nèi)部經(jīng)過(guò)邏輯判斷后，發(fā)出讀（／RD）命令。讀取的數(shù)據(jù)經(jīng)鎖存后提供給后序運(yùn)算模塊，經(jīng)判斷運(yùn)算后輸出正交細(xì)分方波。

4　檢測(cè)及檢測(cè)結(jié)果

如圖4所示，我們搭建了細(xì)分檢測(cè)硬件平臺(tái)，由標(biāo)定系統(tǒng)一維平轉(zhuǎn)臺(tái)和同軸的圓光柵編碼器構(gòu)成。數(shù)顯裝置顯示了標(biāo)定轉(zhuǎn)臺(tái)實(shí)際轉(zhuǎn)過(guò)的角度，同時(shí)，主機(jī)通過(guò)接口電路對(duì)細(xì)分方波進(jìn)行計(jì)數(shù)并顯示，經(jīng)過(guò)多次測(cè)量，兩顯示值之間的差e≤1，即，小于等于一個(gè)當(dāng)量，達(dá)到了設(shè)計(jì)目的。同時(shí)，通過(guò)伺服驅(qū)動(dòng)的一維平轉(zhuǎn)臺(tái)系統(tǒng)及檢測(cè)機(jī)構(gòu)來(lái)定量地檢測(cè)分析細(xì)分誤差，初始位置：3′26．3″，末位置：2′50．7″，差值：3′26．3″－2′50．7″＝35．6″，36．0″－35．6″＝0．4″，結(jié)果如表1所示。

5　結(jié)束語(yǔ)

采用純硬件的手段可以滿足系統(tǒng)實(shí)時(shí)性的要求，采樣速度為2μs。同時(shí)，采用該方法可以實(shí)現(xiàn)高倍頻細(xì)分，滿足大多數(shù)系統(tǒng)對(duì)于兩路正交反饋方波的需求，可以在光柵編碼器信號(hào)處理中采用。

參考文獻(xiàn)
1　曾繁泰，陳美金．VHDL程序設(shè)計(jì)．北京：清華大學(xué)出版社，2001
2　徐志輝，徐光輝．CPLD／FPGA的開發(fā)與應(yīng)用．北京：電子工業(yè)出版社，2002
3　張善鍾．計(jì)量光柵應(yīng)用技術(shù)．北京：機(jī)械工業(yè)出版社，19844　Alice EFischer，David W Eggert．Applied C：An Intro－duction and More．北京：電子工業(yè)出版社，2002