寬帶阻抗測量儀的設(shè)計(jì)——微處理器電路設(shè)計(jì)（二）

RS485接口選用了TI公司的SN65HVD485E總線收發(fā)器[33-35]，該芯片也是+5V供電，完全兼TIA/EIARS485A標(biāo)準(zhǔn)，適用于長雙絞線最高10Mbps的數(shù)據(jù)傳輸，靜電防護(hù)等級15KV。電路原理圖如圖5-8所示。

5.3.2 USB接口電路

設(shè)計(jì)USB總線具有傳輸速度高、熱插拔、即插即用等特點(diǎn)，目前被廣泛的使用，本設(shè)計(jì)為了方便系統(tǒng)與外部設(shè)備的通訊也設(shè)計(jì)了USB接口。

系統(tǒng)采用Cypress公司的CY7C68001芯片實(shí)現(xiàn)USB2.0接口。CY7C68001通用USB2.0接口控制器是基于應(yīng)用層編程的接口器件，相對于其它基于鏈路層編程的接口器件，使用簡單，開發(fā)方便。CY7C68001上集成了USB2.0收發(fā)器（物理層）、USB2.0串行接口引擎SIE（鏈路層，實(shí)現(xiàn)底層通信協(xié)議）。CY7C68001作為F2812的外設(shè)，USB的應(yīng)用層協(xié)議由F2812編程實(shí)現(xiàn)。CY7C68001采用并行異步存儲器接口與F2812相連接，主機(jī)可以喚醒F2812，亦可以配置USB。

CY7C68001符合USB2.0規(guī)范；支持高速（480Mbps）或全速（12Mbps）USB數(shù)據(jù)傳輸；4個可編程端點(diǎn)共享4KB的FIFO，每個端點(diǎn)對應(yīng)的FIFO空間大小及FIFO狀態(tài)可編程；8/16位雙向命令接口、配置靈活（同步/異步可配置，狀態(tài)引腳、讀寫引腳以及極性可編程），數(shù)據(jù)I/O口可與DSP、FPGA或其它ASIC同步/異步通信；智能SIE功能（可在不借助微處理器中斷的前提下完成枚舉）；集成的鎖相環(huán)功能；I/O口為3.3VTTL電平，可承受5V電壓。

TMS320F2812與CY7C68001的接口電路如圖5-9所示。

CY7C68001相關(guān)引腳說明如下：FD[01：016]偽數(shù)據(jù)總線，F(xiàn)A[0：2]地址線和CS片選信號合起來為CY7C68001的地址空間。CY7C68001除了存儲器接口外，還有1個中斷信號USBINT和4個狀態(tài)信號（READY，F(xiàn)LAGA，F(xiàn)LAGB和FLAGC）.USBINT信號表明CY7C68001有中斷事件發(fā)生，或反映對于CY7C68001的讀操作結(jié)束；FLAGA、FLAGB、FLAGC報(bào)告由FIFOADR[2：0]選擇的FIFO狀態(tài)，默認(rèn)分別對應(yīng)為FIFO自定義、滿、空狀態(tài)；FLAGD為FIFO狀淘片選可選，默認(rèn)為片選信號；SLOE是CY7C68001驅(qū)動并行數(shù)據(jù)總線，常與SLRD短接；SLRD為并口讀有效信號，在SLRD有效且同步通信時，F(xiàn)IFO指針在每個IFCLK的上升沿遞增；SLWR為并口寫有效信號，在SLRD有效且同步通信時，F(xiàn)IFO指針在每個IFCLK的上升沿遞增；PKTEND信號總是高電平，將當(dāng)前的緩沖區(qū)提交給上位機(jī)USB。