一種高速低壓低靜態(tài)功耗欠壓鎖定電路

傳統的欠壓鎖定電路要求簡單、實用，但忽略了欠壓鎖定電路的功耗，使系統在正常工作時，仍然有較大的靜態(tài)功耗，這樣就降低了電源的效率，并且無效的功耗增加了芯片散熱系統的負擔，影響系統的穩(wěn)定性。

基于傳統的欠壓鎖定電路，本文提出一種CMOS工藝下的低壓低靜態(tài)功耗欠壓鎖定電路，并通過HSPICE仿真。此電

1 欠壓鎖定電路工作原理

欠壓鎖定電路的基本原理圖如圖1所示。電路包括電壓采樣電路、比較器、輸出緩沖器和反饋回路。Vcc為待檢測的電源電壓，電阻R2、R3、R4組成Vcc的分壓采樣電路，實現對Vcc的采樣；NMOS開關管MNl和電阻R1構成比較器，對采樣電壓和MN l的VTH進行比較，并輸出比較結果；反向器INV1和INV2組成緩沖器電路，可對比較器的輸出波形進行整形和緩沖，提高電路的負載能力；PMOS開關管MP1構成正反饋回路，可以實現電路的遲滯功能，防止電路在Vcc的閾值附近振蕩，增加系統的穩(wěn)定性。調整R2、R3、R4的大小可實現不同閾值和遲滯量的Vcc欠壓保護。

欠壓鎖定電路結構簡單，工作電壓范圍寬，適應性強，且無需額外的基準電壓[2]，因此有著廣泛的應用。電路正常工作時，MN1導通，流過R1的電流I1作為比較器的灌電流，全部流經MN1到地。為使電路性能可靠，有較好的響應速度，電流I1通常需5μA～10μA。靜態(tài)時該電流為無效用電流，增加了系統的功耗，浪費了電源的能量，對系統的效率、散熱及穩(wěn)定性產生了不好的影響，并且其響應速度也不夠快。如果用增大R1的阻值減小電流I1的大小，雖然可以降低功耗，但減慢了電路的響應速度，并嚴重影響了電路的穩(wěn)定性，因此需要對該電路作進一步的改進。

2 改進的電路

改進的電路如圖2所示，電路結構由采樣、先導控制、比較器、遲滯反饋回路、加速響應電路、緩沖器六部分構成。電阻R1、R2、R3、R4構成分壓電阻網絡實現對Vcc的采樣；MNl、R5、INVl組成先導控制電路，實現對比較器灌電流的控制；MN2、R6、MP2組成比較器，實現采樣電壓與MN2的VTH比較；MP1構成正反饋回路，可實現Vcc的遲滯功能；INV2、MP3、R7構成正反饋回路，可加速比較器的翻轉，從而提高電路的響應速度；SCHMITT觸發(fā)器和INV3是緩沖電路，對比較器的輸出波形進行緩沖和整形，SCHMITT觸發(fā)器的結構如圖3所示，其工作原理詳見參考文獻[3]；另外，電容C1起濾波和儲能作用。

本電路通過低功耗的先導控制電路控制電流較大的比較器的灌電流，使比較器只有在狀態(tài)發(fā)生翻轉時有微弱的電流流過MN2。在其余時間，無論比較器是輸出高電平還是低電平，都沒有電流流過MN2，也就是說使電路無論是在正常工作狀態(tài)還是在欠壓鎖定狀態(tài)，比較器都不消耗功率，這樣就可以把電路的靜態(tài)功耗降到最低。為了加快比較器的翻轉速度，可通過先導控制電路和加速響應電路來實現。在Vcc電壓升高過程中，當電壓較低時，由于MNl、MN2截止，D電位處于高電位，可通過先導控制電路使MP2導通，同時MP3也導通，給電容C1充電，使G點的電壓等于Vcc，使輸出端為高電平，電路處于欠壓鎖定狀態(tài)；隨著Vcc電壓升高，由于B點的電壓高于C點的電壓，使MNl比MN2先導通，先導控制電路使MP2截止，使比較器的灌電流消失，此時由于電容C1沒有放電回路，使G點保持高電平，電路仍處于欠壓鎖定狀態(tài)；當Vcc進一步上升使C點的電壓高于MN2的閾值時，MN2導通，由于沒有灌電流的作用，MN2迅速給C1放電，使G點電壓迅速下降到0V，電路解除欠壓鎖定，進入正常工作狀態(tài)，此時MP1導通，R1被短接。此后Vcc繼續(xù)升高，先導控制電路使MP2保持截止狀態(tài)，使電路保持在正常工作狀態(tài)。由于比較器中沒有灌電流，比較器的靜態(tài)功耗為零。因此Vcc電壓在上升過程中，其閾值為：

在Vcc電壓下降使電路由正常工作狀態(tài)轉為欠壓鎖定狀態(tài)的過程中，由于MN2截止之后的很短時間內，MNl仍然導通，使MP2仍處于截止狀態(tài)，電容C1無放電回路，G點仍處于低電平，電路仍處于正常工作狀態(tài)，此時，比較器的靜態(tài)功耗也為零；此后MN1截止，使MP1導通，MN2仍處于截止，由于灌電流的作用，使G點電壓高，通過INV2、MP3、R7的正反饋作用，使MP3導通，由于R7阻值較小，使 流過MP3、R7的電流較大，G點電壓迅速提升到Vcc，電路進入欠壓鎖定狀態(tài)；此后，MN2截止，使電路保持欠壓鎖定狀態(tài)，由于比較器中沒有電流流過MN2，因此比較器基本上無靜態(tài)功耗。因此Vcc電壓在

如圖2所示，改變電阻R3的大小，可以調整MN1和MN2導通和截止的時間次序。為了降低R5、MN1的功耗，應增大R5的阻值，減小MN1的W／L，使流過MN1和R5的電流很小。為了減小MN1和MN2制造工藝的不匹配問題，要求MN2由若干個與NN1相同的NMOS管并聯構成。

3 HSPICE仿真結果與分析

根據上面的計算結果，采用0.6μm工藝模型，利用Hspice對電路進行模擬仿真。在模擬仿真過程中，各器件的參數有調整。在仿真時，分別增大和減小電源電壓進行DC掃描，輸出端的波形如圖4所示，電路的總功耗如圖5所示。

從圖4的仿真的波形中可以看出：當增大電源電壓時，電壓低于1.7V為欠壓鎖定；當減小電源電壓時，電壓低于1.65V為欠壓鎖定。仍可進一步調整參數，以改變電源電壓欠壓閾值。

從圖5的仿真波形中可以看出：當Vcc的電壓正常時，電路的總 功耗隨著Vcc的升高而增大，當Vcc=2.7V時，總功耗約為2μW，可見電路的靜態(tài)功耗很低。

本電路采用標準CMOS工藝，通過先導控制技術和加速響應回路成功地實現了欠壓鎖定電路的快速響應和低靜態(tài)功耗的功能，解決了電路在低功耗和快速響應之間的矛盾，可適應1.5V～6V的電源電壓工作范圍，且閾值電壓可調，在低電壓低功耗IC集成電路芯片中，有較大的應用價值。