65nm CPU制造工藝探秘

        隨著桌面處理器在沖擊4GHz的挑戰(zhàn)中敗下陣來，“頻率至上”的神話終于到了破滅的時(shí)候，曾被半導(dǎo)體產(chǎn)業(yè)奉為金科玉律的摩爾定律已進(jìn)入“腦死亡”狀態(tài)。當(dāng)時(shí)間進(jìn)入2006年，半導(dǎo)體制造業(yè)將迎來更先進(jìn)的65nm工藝，新工藝的出現(xiàn)能讓摩爾定律起死回生嗎？


        CPU制造工藝提升的利與弊
        1997年，Intel使用了0.25μm制造工藝和200mm直徑的晶圓來制造CPU，但依然采用了普通的鋁互連技術(shù)。到2001年，Intel全面推行0.13μm制造工藝，新工藝除了半導(dǎo)體線長(zhǎng)和門長(zhǎng)度明顯縮短以外，其他規(guī)格也比以前有了較大改變：連接邏輯電路層采用了銅金屬代替原來的鋁金屬（即銅互連）。同時(shí)，CPU晶圓的直徑也提升到了300mm。而2003年Intel使用的90nm工藝又有了新變化，除線長(zhǎng)和門長(zhǎng)度縮短以外，應(yīng)變硅技術(shù)（Strained Silicon）被首次引入到晶體管中，以解決晶體管內(nèi)部電流通路問題。為了解決制造工藝提升后半導(dǎo)體的漏電率增加問題，Intel擬在下一代的45nm工藝中使用High-K（高K電介質(zhì)系數(shù)）材料，同時(shí)晶體管電極也將用金屬柵極（Metal）替換多晶硅。


        提高半導(dǎo)體的制造工藝不僅能生產(chǎn)出體積更小的芯片，還可以大幅度降低制造成本。因?yàn)榫吞嵘鼵PU性能而言，一般是通過加入更多的寄存器、執(zhí)行單元或者更大的緩存、更多的內(nèi)核來實(shí)現(xiàn)，而這些方法都必須耗費(fèi)大量的晶體管。假如CPU制造工藝維持不變，那我們今天看到的Prescott處理器將會(huì)有一張CF卡大！其價(jià)格也很可能在幾十萬(wàn)美元。


        制造工藝的進(jìn)步還帶來另一個(gè)好處，那就是產(chǎn)品功耗下降了。由于現(xiàn)在的CPU都是由CMOS門電路所構(gòu)成（CMOS門電路的功耗可以由公式P=CfV2計(jì)算得到），縮短芯片內(nèi)部的導(dǎo)線長(zhǎng)度和門長(zhǎng)度所帶來的好處就是使驅(qū)動(dòng)電流減小，而電流與功耗兩者之間存在正比關(guān)系，降低工作電流就間接地讓CMOS門電路的功耗得以降低。另一方面，由于門長(zhǎng)度的縮減使得晶體管的體積相應(yīng)減小，就90nm制造工藝轉(zhuǎn)換到65nm制造工藝而言，晶體管的電容C減小了20％。同樣根據(jù)功耗公式可以看出，千萬(wàn)個(gè)甚至上億個(gè)晶體管整體功耗下降程度相當(dāng)可觀！


        但是，CPU制造工藝的進(jìn)步并不是完美的，它依然給人們帶來了不少困擾。比如，在從0.13μm工藝過渡到90nm時(shí)，人們發(fā)現(xiàn)CPU功耗不但沒有降低，反而有所增加。這主要是90nm產(chǎn)品的信號(hào)干擾和漏電率問題所致。為了保證90nm芯片內(nèi)部信號(hào)的完整性，處理器必須使用更高的電壓和電流來維持其正常工作，這就導(dǎo)致了CPU功耗的增加。除信號(hào)干擾問題以外，90nm產(chǎn)品的漏電率問題也讓CPU制造商傷透腦筋。由于晶體管之間距離進(jìn)一步縮短，現(xiàn)階段90nm工藝CPU的漏電率為30％，這意味著CPU在工作時(shí)有30％左右的電流轉(zhuǎn)換成了熱量而白白地浪費(fèi)掉了！ 

65nm工藝帶來的新變化


        1.增強(qiáng)型應(yīng)變硅技術(shù)（Enhanced Strained Silicon）


        制造工藝的進(jìn)步往往需要材質(zhì)的相應(yīng)改進(jìn)才可能成功。增強(qiáng)型應(yīng)變硅技術(shù)正是一種與65nm相伴而生的材料改進(jìn)技術(shù)。其實(shí)，在90nm的Prescott P4處理器中，Intel已經(jīng)采用了第一代應(yīng)變硅技術(shù)。


        對(duì)于半導(dǎo)體來說，應(yīng)變硅技術(shù)的基本思想是減少晶體管源極與漏極之間的電阻，提高電子在晶體管內(nèi)部的移動(dòng)速度和流暢度，進(jìn)而降低芯片的漏電率。應(yīng)變硅技術(shù)的本質(zhì)就在于使用了一種1.2nm厚度的氧化物來替代原來的高純度硅，這樣可以拉大晶體管電流通道內(nèi)部原子間距離，使電流通過時(shí)的阻力減小，從而達(dá)到提高晶體管性能的目的。據(jù)Intel提供的資料顯示，使用增強(qiáng)型應(yīng)變硅技術(shù)可以讓電流順暢度提升10％~15％！而且這項(xiàng)技術(shù)幾乎不會(huì)增加制造成本。


        2.相互相移掩模技術(shù)（Alternating Phase Shift Masks）


        增強(qiáng)型應(yīng)變硅技術(shù)從材料學(xué)方面改善了65nm處理器的電氣特性，而相互相移掩模技術(shù)則從制造流程方面使65nm工藝更為成熟可靠。我們知道，光刻機(jī)是決定線長(zhǎng)和門長(zhǎng)度的關(guān)鍵，要通過縮短晶體管內(nèi)部的距離來提升工藝，就必須對(duì)光刻機(jī)進(jìn)行改進(jìn)，使它能夠發(fā)出更短波長(zhǎng)的激光進(jìn)行蝕刻。而相互相移掩模技術(shù)正是為了提升光刻機(jī)的精度而生。




        通過相互相移掩模技術(shù)可以讓現(xiàn)有193nm波長(zhǎng)的90nm工藝光刻機(jī)繼續(xù)用來滿足65nm工藝需要。而193nm波長(zhǎng)的光刻機(jī)已經(jīng)大范圍的使用在了90nm工藝生產(chǎn)線中，如果相互相移掩模技術(shù)能夠在實(shí)際中發(fā)揮出理論上的優(yōu)勢(shì)，那么Intel有望節(jié)省大量的生產(chǎn)線升級(jí)資金，從而實(shí)現(xiàn)65nm工藝的低成本轉(zhuǎn)化。用戶也能以更低廉的價(jià)格享受65nm制造工藝所帶來的好處。


        3.低K電介質(zhì)材料（Low-K Dielectric）


        我們知道，處理器內(nèi)部邏輯電路層數(shù)越多，在晶體管數(shù)目不變的情況下，芯片的所占用的面積越小。為了讓芯片有著更高的集成度，Intel在Prescott處理器內(nèi)部使用了7層銅互連技術(shù)，IBM的PowerPC970更是采用了9層銅互連技術(shù)。CPU內(nèi)部各電路層需要相互通信，就必須有介質(zhì)將它們連接起來，而連接材料的物理性能也將會(huì)影響CPU的性能表現(xiàn)。


        對(duì)于半導(dǎo)體來說，整個(gè)核心的遲延與連接邏輯電路層之間的金屬電阻大小和電容大小成正比關(guān)系，因此我們只要降低金屬電阻或者電容大小，就能顯著改善芯片延遲。更低的芯片延遲不僅意味著高速度，還能夠進(jìn)一步減少漏電率。早在幾年前，芯片制造商們已經(jīng)全面使用電阻更小的銅來取代鋁在芯片互連中的角色。而Intel的Low-K就是在這個(gè)基礎(chǔ)上使用CDO（Carbon-Doped Oxide，含碳氧化物）這種低K電介質(zhì)材料來填充邏輯電路層間的空隙，以降低電容值。


        4.晶體管休眠技術(shù)（Sleep Transistors）


        盡管休眠技術(shù)已經(jīng)廣泛的應(yīng)用在各種CPU設(shè)計(jì)中，但是CPU能耗大戶SRAM（也就是L1/L2/L3 Cache）卻無法進(jìn)入休眠狀態(tài)。在原有技術(shù)上，一旦SRAM進(jìn)入休眠狀態(tài)， SRAM內(nèi)部的數(shù)據(jù)就會(huì)丟失，隨之帶來的將會(huì)是系統(tǒng)崩潰。在Dothan處理器中，Intel首次提出了讓SRAM也休眠的辦法。而在新一代的65nm處理器中，這樣的休眠技術(shù)將會(huì)被全面引入，并且將進(jìn)行全新的改良。


        對(duì)于以往的休眠技術(shù)來說，SRAM要么就全部休眠，要么就全部工作——不管SRAM是否存儲(chǔ)數(shù)據(jù)。而晶體管休眠技術(shù)是將SRAM劃分為更小的區(qū)間，并引入專門的控制休眠狀態(tài)邏輯，這些邏輯將會(huì)自動(dòng)判斷處理器需要使用哪些部分的SRAM，然后根據(jù)需要激活目標(biāo)SRAM區(qū)塊。此時(shí)其他不需要工作的區(qū)塊將會(huì)被切斷電流，以降低功耗。隨著CPU緩存不斷增大，這樣的設(shè)計(jì)能夠明顯降低CPU能耗，同時(shí)不會(huì)對(duì)性能造成什么影響。 

  AMD和Intel的65nm戰(zhàn)略

        相對(duì)大步前進(jìn)的Intel，AMD由于缺乏相關(guān)的技術(shù)積累，便選擇了與IBM聯(lián)手開發(fā)65nm工藝的產(chǎn)品，這次合作使AMD獲得了Embedded Silicon Germanium（硅鍺嵌入）和Stress Memorization（強(qiáng)制記憶）等技術(shù)的使用許可權(quán)（這兩項(xiàng)技術(shù)都能明顯改善電子轉(zhuǎn)移及漏電現(xiàn)象）。AMD表示他們的65nm工藝CPU比90nm產(chǎn)品將會(huì)有40％的功耗下降。不過AMD要到2006年第三季度才會(huì)在新產(chǎn)品中導(dǎo)入65nm工藝。

        就在AMD的65nm工藝猶抱琵琶半遮面時(shí)，Intel的65nm軍團(tuán)卻已經(jīng)準(zhǔn)備就緒。2006年1月，采用65nm工藝的移動(dòng)處理器Yonah（有消息稱該處理器將命名為Core）將會(huì)席卷整個(gè)移動(dòng)計(jì)算市場(chǎng)。而在2005年底，基于65nm工藝的單核心P4（內(nèi)核代號(hào)Cedar Mill）已經(jīng)交由各大廠商進(jìn)行測(cè)試。新的Cedar Mill P4不僅有更高的性能，而且功耗方面也有明顯降低。

        2006年第一季度，Intel還將推出基于65nm工藝的頂級(jí)桌面處理器——代號(hào)為Presler的Pentium XE 955。這款CPU主頻為3.46GHz，擁有2個(gè)內(nèi)核，同時(shí)L2 Cache總?cè)萘恳矊⑦_(dá)到空前的4MB。作為Pentium eXtreme Edition家族的新貴，Pentium XE 955還支持EM64T、VT（虛擬機(jī)技術(shù)）、HT（超線程）等在內(nèi)的所有主流CPU技術(shù)。

        結(jié)  語(yǔ)

        芯片制造工藝在過去的十多年內(nèi)獲得了爆炸性的發(fā)展，隨著向晶體管物理極限的逼近，進(jìn)一步提升制造工藝的難度也明顯增加了。事實(shí)上，要實(shí)現(xiàn)在硅片上做出比病毒還小的（一個(gè)病毒直徑在100nm左右）晶體管，其背后所包含的智慧和努力可想而知，而65nm僅僅是個(gè)開端。