Cadence將SiP技術(shù)擴展至最新的定制及數(shù)字設(shè)計流程

　　Cadence設(shè)計系統(tǒng)公司宣布，Cadence® SiP（系統(tǒng)級封裝）技術(shù)現(xiàn)已同最新版的Cadence Virtuoso® 定制設(shè)計及Cadence Encounter®數(shù)字IC設(shè)計平臺集成，帶來了顯著的全新設(shè)計能力和生產(chǎn)力的提升。通過與Cadence其它平臺產(chǎn)品的整合，包括Cadence RF SiP Methodology Kit在內(nèi)，Cadence提供了領(lǐng)先的SiP設(shè)計技術(shù)。該項新的Cadence SiP技術(shù)提供了一個針對自動化、集成、可靠性及可重復(fù)性進行過程優(yōu)化的專家級設(shè)計流程。通過該先進的SiP技術(shù)，Cadence能幫助設(shè)計師將不同IC和封裝裝配技術(shù)聚合至高度集成的產(chǎn)品。這使得設(shè)計師能夠在保持低成本的同時，滿足對小型、高性能產(chǎn)品日益增長的需求。

　　“作為Virtuoso和SiP的用戶，擁有最佳集成的整體解決方案和流程是非常重要的?！币夥ò雽?dǎo)體蜂窩通信部門工程技術(shù)總監(jiān)Christian Caillon表示?！斑@項最新的SiP技術(shù)提供了我們所需要的全新水平的集成和設(shè)計生產(chǎn)力，幫助我們向客戶提供領(lǐng)先的多芯片封裝解決方案?！?/P>

　　為實現(xiàn)設(shè)計生產(chǎn)力和設(shè)計質(zhì)量的提升，當今的IDM和無晶圓芯片公司需要IC設(shè)計環(huán)境與其SiP實現(xiàn)技術(shù)之間的無縫集成。因此，Cadence的SiP技術(shù)得到加強，最大限度地提高了生產(chǎn)力和質(zhì)量。目前，它支持新的基于OpenAccess的Virtuoso平臺，以實現(xiàn)RF模塊設(shè)計和基于電路仿真的流程。它將全新的版圖后寄生參數(shù)提取和反標流程納入自動維護的電路仿真測試臺。經(jīng)改進的RF流程使設(shè)計師在設(shè)計SiP RF和模擬模塊時，能從新的Virtuoso平臺受益。Virtuoso平臺的益處包括了它的多模式IC仿真功能。

　　“最新版的SiP技術(shù)及它與最新Cadence Virtuoso與Encounter平臺的集成，為SiP設(shè)計團隊帶來了全新水平的設(shè)計師生產(chǎn)力和能力。”Cadence產(chǎn)品營銷全球副總裁Charlie Giorgetti表示?！按隧梀irtuoso技術(shù)同RF SiP流程的集成，使得設(shè)計師在進行不同系統(tǒng)級別的多芯片設(shè)計時，可以使用多模式仿真，包括SiP、布線前及布線后寄生參數(shù)提取、以及向自動維護的電路仿真測試臺中加入的反標?！?/P>

　　新的SiP數(shù)字流程包含了邏輯協(xié)同設(shè)計連接和創(chuàng)作支持，作為System Connectivity Manager的一個部分。這使得前端設(shè)計師從諸如管腳交換聯(lián)結(jié)等純粹物理性的更改中獨立出來。增強的數(shù)字SiP與Cadence SoC Encounter™從 RTL到GDSII 系統(tǒng)相集成，提供了改進的輸入/輸出規(guī)劃，和常用于金屬鍵合IC的錯列焊墊和射線金屬鍵合焊墊的間隔支持。該版本為RF和數(shù)字流程所作的其他改進包括：快速金屬鍵合padring評估自動鍵合、對象-行為及行為-對象利用模型、針對無參考面設(shè)計而改進的SI模型抽取精確性、3D裸片堆棧對象交換、擴展的制造性簽收規(guī)則、及針對制造精確金屬鍵合輪廓和寄生模型的性能。