TD-SCDMA系統(tǒng)基帶處理的DSP+FPGA實現(xiàn)方案
摘要:本文在分析TD-SCDMA系統(tǒng)基帶處理方案的基礎(chǔ)上,提出了一種在性能、靈活性和性價比方面都比較理想的DSP+FPGA基帶發(fā)送的實現(xiàn)方案。
關(guān)鍵詞:TD-SCDMA;基帶處理;DSP;FPGA
引言
和傳統(tǒng)的CDMA系統(tǒng)相比,第三代移動通信的最大特點在于能支持多種速率的業(yè)務(wù),從話音到分組數(shù)據(jù),再到多媒體業(yè)務(wù),并能根據(jù)具體的業(yè)務(wù)需要,提供必要的帶寬,數(shù)據(jù)處理量非常大。然而,對不同速率業(yè)務(wù)的基帶處理,所需的存儲量、運算量以及處理延時差異很大。因此,采用何種硬件結(jié)構(gòu)才能有效地處理各種業(yè)務(wù)是本文所要探討的問題。
本文首先介紹TD-SCDMA系統(tǒng)無線信道的基帶發(fā)送方案,說明其對多媒體業(yè)務(wù)的支持及實現(xiàn)的復(fù)雜性。然后,從硬件實現(xiàn)角度,進行了DSP和FPGA的性能比較,提出DSP+FPGA基帶發(fā)送的實現(xiàn)方案,并以基站分系統(tǒng)(BTS)的發(fā)送單元為例,具體給出了該實現(xiàn)方案在下行無線信道基帶發(fā)送單元中的應(yīng)用。
TD-SCDMA基帶發(fā)送方案
TD-SCDMA系統(tǒng)的基帶處理流程如圖1所示。其中,傳輸信道編碼復(fù)用包括以下一些處理步驟:CRC校驗、傳輸塊級聯(lián)/分割、信道編碼、無線幀均衡、第1次交織、無線幀分割、速率匹配、傳輸信道復(fù)用、比特擾碼、物理信道分割、第2次交織、子幀分割、物理信道映射等,如圖2所示。
圖1 TD-SCDMA基帶處理框圖
圖2 傳輸信道編碼復(fù)用結(jié)構(gòu)
在圖2中,每個傳輸信道(TrCH)對應(yīng)一個業(yè)務(wù),由于各種業(yè)務(wù)對時延的要求不同,所以其傳輸時間間隔(TTI)是不同的,TTI可以是10ms、20ms、40ms或80ms。
實現(xiàn)方案
本文提出了DSP+FPGA線性流水陣列結(jié)構(gòu)的實現(xiàn)方案:使用DSP與大規(guī)模FPGA協(xié)同處理基帶發(fā)送數(shù)據(jù)。該處理單元以DPS芯片為核心,構(gòu)造一個小的DSP系統(tǒng)。
在基帶處理單元中,低層的信號預(yù)處理算法處理的數(shù)據(jù)量大,對處理速度的要求高,但運算結(jié)構(gòu)相對比較簡單,因而適于用FPGA進行硬件實現(xiàn),這樣能同時兼顧速度及靈活性。相比之下,高層處理算法的特點是所處理的數(shù)據(jù)量較低層算法少,但算法的控制結(jié)構(gòu)復(fù)雜,適于用運算速度高、尋址方式靈活、通信機制強大的DSP芯片來實現(xiàn)。
DSP處理器利用其強大的I/O功能實現(xiàn)單元電路內(nèi)部和各個單元之間的通信。從DSP的角度來看,F(xiàn)PGA相當于它的協(xié)處理器。DSP通過本地總線對FPGA進行配置、參數(shù)設(shè)置及數(shù)據(jù)交互,實現(xiàn)軟硬件之間的協(xié)同處理。DSP和FPGA各自帶有RAM,用于存放處理過程所需要的數(shù)據(jù)及中間結(jié)果。除了DSP芯片和FPGA外,硬件設(shè)計還包括一些外圍的輔助電路,如Flash EEPROM、外部存儲器等。其中,F(xiàn)lash EEPROM中存儲了DSP的執(zhí)行程序;外部存儲器則作為FPGA的外部RAM擴展,用于存放數(shù)據(jù)處理過程中所需的映射圖樣。
基帶處理單元的需求估計
基帶處理單元的需求估計主要包含以下兩個方面:
1.各個業(yè)務(wù)傳輸通道的數(shù)據(jù)處理:以對稱情況下無線信道承載的最高業(yè)務(wù)速率384kbps為例進行分析。傳輸塊大小為336bit,24塊級聯(lián),加上CRC,系統(tǒng)在1個10ms幀內(nèi)所要處理的最大數(shù)據(jù)量為8448bit:根據(jù)3GPP協(xié)議TS 25.222規(guī)定的下行數(shù)據(jù)基帶處理流程(見圖2),并按固定位置復(fù)用的方式進行處理,每個數(shù)據(jù)位必須經(jīng)過最多13個環(huán)節(jié)的處理過程,估算平均每環(huán)節(jié)上每比特的處理要求為23條指令。則10ms內(nèi)必須完成的處理指令數(shù)是:8448
評論