意法半導(dǎo)體的可配置系統(tǒng)級芯片系列的第一款產(chǎn)品問世

本文引用地址：http://butianyuan.cn/article/7394.htmST創(chuàng)新的SPEAr系列的第一款芯片的樣品現(xiàn)已上市，新的芯片基于ARM體系結(jié)構(gòu)，集成豐富的外設(shè)和可配置的邏輯模塊，讓各種應(yīng)用擁有空前的靈活性和上市時間


全球系統(tǒng)級芯片技術(shù)的領(lǐng)導(dǎo)者意法半導(dǎo)體今天宣布可配置系統(tǒng)芯片IC系列的第一款產(chǎn)品制造成功，該產(chǎn)品適合各種應(yīng)用，包括打印機、掃描儀和其它嵌入式控制應(yīng)用的數(shù)字引擎，同時ST還為客戶提供了一個覆蓋現(xiàn)在和未來需求的完整的產(chǎn)品開發(fā)計劃。
新器件基于ST的“結(jié)構(gòu)化處理器增強型體系結(jié)構(gòu)”（SPEAr），集成一個ARM核心和一整套IP（知識產(chǎn)權(quán)）模塊和一個可配置邏輯模塊，快速定制關(guān)鍵的功能只需全定制化設(shè)計方法的一小部分時間和成本，而且靈活性與性能可與全定制化設(shè)計方法媲美。
這個產(chǎn)品系列基于工業(yè)標準的ARM核心，最大化了現(xiàn)有硬件和軟件模塊的使用率。芯片的架構(gòu)包括多種經(jīng)過實踐證明的互聯(lián)、存儲器接口和高性能總線系統(tǒng)的IP模塊。最后，一個定制化的嵌入邏輯模塊允許開發(fā)優(yōu)化的解決方案，針對特定的市場，用戶可以在ASSP（專用標準產(chǎn)品）內(nèi)添加各自專有的IP，無需對ASIC進行完整的設(shè)計。
ST計算機系統(tǒng)部總經(jīng)理Vittorio Peduto,說：“SPEAr在市場上是一個新的概念，這個創(chuàng)新的產(chǎn)品系列允許用戶輕松擁有最新的技術(shù)以及優(yōu)異的性能和全定制化設(shè)計，縮短了全ASIC設(shè)計方法的高度靈活性與ASSP的低所有成本方法之間的差距。這種概念將設(shè)計周期壓縮到幾個星期，由于采用電子束制造原型，周轉(zhuǎn)時間縮短到幾天，而且NRE（一次性費用）成本非常低。從最終的RTL生成后的六到八周內(nèi)，產(chǎn)品即可開始量產(chǎn)。SPEAr技術(shù)讓應(yīng)用產(chǎn)品擁有前所未有的上市時間，對于如此的復(fù)雜程度和高性能，這么短的上市時間在過去是根本不可能的?！?
新器件包括：一個192MHz 的ARM946ES核心以及8千字節(jié)的數(shù)據(jù)高速緩存、指令緩存、數(shù)據(jù)TCM（緊密耦合內(nèi)存）和指令TCM；三個USB端口（包括主機端口和設(shè)備端口）；一個以太網(wǎng)MAC；16通道8位模數(shù)轉(zhuǎn)換器；一個I2C接口；三個UART；內(nèi)存接口，400,000可編程等效邏輯門。
該系列的第一款產(chǎn)品的樣片現(xiàn)已上市，批量訂購的價格區(qū)間是13美元，全套的評估板要等到9月份才能出貨，ST已設(shè)計出一個特殊的雙模開發(fā)環(huán)境，用戶可以利用一個外部FPGA開發(fā)驗證解決方案，然后將其映射到芯片的可配置邏輯模塊內(nèi)，這種方法既簡便又快速。此外，為了提高開發(fā)過程的靈活性，ST還將提供一個簡化版的開發(fā)環(huán)境，針對任何該系列中的任何一個芯片，可以完全刪除可編程邏輯。