微處理器電源

當(dāng)今采用先進技術(shù)的電子產(chǎn)品，依賴于微處理器和FPGA。微處理器和FPGA需要多電源軌(圖1)。
 
圖1 微處理器的多軌系統(tǒng) 
在多軌電源系統(tǒng)設(shè)計中，上電時序和功耗是兩個關(guān)鍵考慮的因素。

上電時序

微處理器多軌電源系統(tǒng)中，上電時序是關(guān)鍵。這是因為它可導(dǎo)致系統(tǒng)閉鎖和啟動過程中斷。閉鎖是在電子元件的電源軌之間低阻抗通路無意中生成的，它觸發(fā)寄生結(jié)構(gòu)，這相當(dāng)于短路。例如，在微處理器中，假若VI/O在Vcore之前到來或在Vcore躍降前VI/O關(guān)閉，都會產(chǎn)生閉鎖條件。上電過程的精心排序是避免閉鎖的唯一方法。按序加電軌，設(shè)計人員也可以限制前端電源的瞬時功率要求，使解扣達到電源限制閾值的風(fēng)險減少。

上電浪涌(POS)或起動電流是FPGA首次上電所吸進的電流。POS是當(dāng)今FPGA結(jié)構(gòu)的固有影響，POS不能消除，只可以控制。

在起動和初始化完成前，F(xiàn)PGA的單元都隨機地處于爭用狀態(tài)。在電源軌達到0.6V~0.8V時，這種低阻抗?fàn)顟B(tài)產(chǎn)生一個電流浪涌。同時，電源軌也必須充電與每個FPGA單元有關(guān)的固有電容，并對去耦(旁路)電容器(其值為幾百微法)充電。

這種浪涌電流是由電容器(I=cdv/dt)和FPGA起動電流組成，它往往比穩(wěn)態(tài)電流大很多。然而，若輸入電壓慢速上升，則可大大降低電容充電電流。

與控制電流上升速度無關(guān)的其他重要參量是工作溫度。例如，Xilinx的Spartan II FPGA器件，在0℃時POS標(biāo)定為500mA，在低于0℃時，所標(biāo)定的POS上升到2A。
在大多數(shù)微處理器和FPGA的電源設(shè)計中，其輸入電壓大于芯核和I/O所需求的電壓，所以必須降壓。一般用于降低輸入電壓，并能實現(xiàn)軟啟動的拓撲是線性穩(wěn)壓器和開關(guān)電源。

功耗

電源的絕對功耗比較效率更重要，因為它為設(shè)計師指明密度和板上熱點數(shù)。電源的可靠性直接與元件和板本身的溫度分布有關(guān)。通常，電源穩(wěn)壓器封裝在標(biāo)準(zhǔn)封裝(如TO220)中。這種封裝具有熱阻。假定環(huán)境溫度為45℃，功耗為1W，則TO220封裝將達到105℃溫度。此時，明顯的選擇是用散熱器，但這不適合于很多緊湊設(shè)計。

有兩種基本的變換器拓撲可供選擇。通常，線性拓撲比開關(guān)穩(wěn)壓器優(yōu)越，如果整個系統(tǒng)效率或熱管理不是重要的問題，則應(yīng)選擇線性拓撲。數(shù)字電源軌相對不受開關(guān)噪聲影響，因此比較適合于開關(guān)電源變換器。相反，模擬電源軌對噪聲高度敏感，因此，通常需要線性穩(wěn)壓器。線性穩(wěn)壓器的頻率響應(yīng)和噪聲性能優(yōu)于開關(guān)穩(wěn)壓器，這是由于輸出晶體管的高頻特性所致。而線性穩(wěn)壓器的效率是相當(dāng)?shù)偷?。而且需要外部元件來實現(xiàn)軟啟動。當(dāng)然，有不同類型線性穩(wěn)壓器，應(yīng)選擇適合微處理器和FPGA應(yīng)用的。例如，需要電壓軌小于1V，F(xiàn)PGA通常需要2.5V和1.8V軌，而低壓降穩(wěn)壓器(LDO)適合這些應(yīng)用。

表1給出圖1多軌系統(tǒng)中所用變換器的功耗和功率考慮。
 

軟啟動

保證微處理器和FPGA能成功和重復(fù)上電的實用方法是軟啟動，軟啟動法也能處理時序要求和限制前端電源的瞬態(tài)到可接受的水平。

線性穩(wěn)壓器會在啟動之后非常短的時間內(nèi)提供一個穩(wěn)定的輸出軌。但是，假若處理器或FPGA在啟動期間，力圖獲得比線性穩(wěn)壓器給出的更多電流，則電壓軌將下降。這就是為什么在用線性穩(wěn)壓器時，實現(xiàn)軟啟動功能需要外加的外部電路(圖2)。
 
圖2 軟啟動實現(xiàn)電路

用開關(guān)穩(wěn)壓器供電微處理器和FPGA的最大優(yōu)點是效率和容易實現(xiàn)軟啟動功能。絕大多數(shù)專用降壓變換開關(guān)穩(wěn)壓器，都有一個專用軟啟動引腳，內(nèi)置軟啟動功能。通過連接到軟啟動引腳的電容器，使能開關(guān)穩(wěn)壓器中的軟啟動功能。此電容器決定器件中的電流源達到最大電壓電平的時間。

用PMU為應(yīng)用處理器供電

當(dāng)今應(yīng)用處理器需要分開的電源為芯核、I/O、存儲器和外設(shè)供電。應(yīng)用處理器需要多電源電壓，用芯核電源管理器和系統(tǒng)結(jié)構(gòu)可使這些電源電壓最佳化。靈活的PMU(電源管理單元，如NS公司的LP3971PMU)，能滿足應(yīng)用處理器寬范圍的要求。LP3971PMU有5個低壓降穩(wěn)壓器(LDO)和3個降壓穩(wěn)壓器(BUCK)，它與應(yīng)用處理器的連接圖示于圖3。圖3中的LDO直接連接鋰離子電池。對于圖3這種配置LDO5的效率為：
 
圖3 LDOs直接連接到主電池

 圖4 LDOs直接連接到VCC-MEM

效率(%)=((Vout×Iout)/Vin×(Iout+Iq))×100
對于40mA的Iq與400mA的Iout相比是非常小的，可忽略不計，因此，上式變?yōu)椋?br /> 效率(%)=((Vout)/(Vin) )×100
對于Vin=4.2V和Vout=1.5V，LDO效率