基于Nios II/s的 通用無線傳感網(wǎng)絡(luò)節(jié)點的設(shè)計

　　1． 引言

　　無線傳感網(wǎng)絡(luò)（Wireless Sensor Network, WSN）是部署在監(jiān)測區(qū)域內(nèi)大量廉價微型傳感器結(jié)點組成的，通過無線通信方式形成的一個多跳的自組織網(wǎng)絡(luò)系統(tǒng)[1]，其目的是協(xié)作地感知，采集和處理網(wǎng)絡(luò)覆蓋區(qū)域中感知對象的信息，并發(fā)送給觀測者。該技術(shù)起源于20世紀90年代的美國，經(jīng)過十年的發(fā)展，無線傳感網(wǎng)絡(luò)技術(shù)集成了傳感器技術(shù)，微機電系統(tǒng)，現(xiàn)代網(wǎng)絡(luò)和無線通信等技術(shù)，跨越了計算機、半導(dǎo)體、嵌入式、網(wǎng)絡(luò)、通信、光學(xué)、微機械、化學(xué)、生物、航天、醫(yī)學(xué)、農(nóng)業(yè)等眾多領(lǐng)域，相關(guān)技術(shù)已取得了長足的進步[2-4]。美國商業(yè)周刊和MIT技術(shù)評論在預(yù)測未來技術(shù)發(fā)展的報告中，分別將無線傳感網(wǎng)絡(luò)列為21世紀最具有影響的21項技術(shù)和改變世界的十大技術(shù)之一。

　　無線傳感器節(jié)點通過飛機大量拋撒或人工固定布置在任意地點，即便在惡劣的溫度條件下，也能迅速組成自組織網(wǎng)絡(luò)，同時傳遞出信息量豐富的信息。此過程中，無線網(wǎng)絡(luò)傳感節(jié)點的研究就顯得至關(guān)重要。隨著科學(xué)技術(shù)的進一步發(fā)展以及人類對高質(zhì)高效社會的進一步追求，在原有基礎(chǔ)上，以現(xiàn)代高新技術(shù)為依托，人們對無線傳感網(wǎng)絡(luò)技術(shù)的研究不斷深入，研究成果也層出不窮。

　　本文的項目從工程技術(shù)和基礎(chǔ)理論兩個層面出發(fā)，重點對單個傳感器進行了基本設(shè)計，從整體上建立一個對環(huán)境具有普適性的通用無線傳感網(wǎng)絡(luò)模型。特別在節(jié)點IP地址分配方法和能源供應(yīng)問題上作出了改進。

　　2． 系統(tǒng)構(gòu)成

　　整個系統(tǒng)主要由傳感器，Nios?II處理器，并行模/數(shù)轉(zhuǎn)換芯片，射頻模塊，能源模塊以及外圍部件構(gòu)成。由傳感器監(jiān)測區(qū)域內(nèi)信息并采集數(shù)據(jù)，并交由AC/DC進行數(shù)據(jù)轉(zhuǎn)換；處理器負責(zé)傳感節(jié)點的總體操作，處理本身采集的數(shù)據(jù)以及由其他節(jié)點發(fā)來的數(shù)據(jù)或控制信息；射頻模塊負責(zé)該節(jié)點與其他節(jié)點之間的無線通信，相互交換由匯聚節(jié)點或其他上層發(fā)來的控制信息和收發(fā)所采集的數(shù)據(jù)；擬用太陽能電池陣列與節(jié)點本身所攜帶的微型電池供電。

　　2.1 Nios II處理器

　　Nios II系列32位RISC嵌入式處理器Nios II 嵌入式CPU支持32位指令集、32位數(shù)據(jù)線寬度、32個通用寄存器、32個外部中斷源、2GB尋址空間，包含高達256個用戶自定義的 CPU 定制指令。其可選的片上 JTAG 調(diào)試模塊是基于邊界測試的調(diào)試邏輯，支持硬件斷點、數(shù)據(jù)觸發(fā)和片外片內(nèi)的調(diào)試跟蹤，具有的完全可定制特性、性能、較低的產(chǎn)品和實施成本、易用性、適應(yīng)性和不會過時。由于處理器是軟核形式，具有很大的靈活性，可以在多種系統(tǒng)設(shè)置組合中進行選擇，達到性能、特性和成本目標。相比于市場的同類產(chǎn)品它具有非常多的優(yōu)勢。圖二為Nios II的標準內(nèi)核設(shè)計框圖

　　●高靈活性

　　Nios II開發(fā)包含有一套通用外設(shè)和接口庫，可以自己定制外設(shè)，使用SOPC Builder，可以在Altera FPGA中，組合實現(xiàn)現(xiàn)有處理器無法達到的嵌入式處理器配置，每次都能得到所需的結(jié)果。

　　●豐富的外設(shè)、存儲器和接口。

　　功能接口包含： 外部三態(tài)橋接外部SRAM接口, UARTLCD接口, 用戶邏輯接口,JTAG UARTC ,并行I/O,S8900 10Base-T接口, 系統(tǒng)ID,EPCS串行閃存控制器片內(nèi)ROM, 直接存儲器通道(DMA),緊湊閃存接口(CFI), 串行外設(shè)接口(SPI),SDR SDRAM ,片內(nèi)RAM,LAN 91C111 10/100 ,有源串行存儲器接口,以太網(wǎng)接口PCI,PCI DDR SDRAM CAN RNGUSB DDR2 SDRAM DES 16550 UARTRSA SHA-1 I2C10/100/1000 Ethernet MAC 浮點單元

　　●高速的數(shù)據(jù)處理能力

　　Nios II/s（快速）擁有5級流水線，動態(tài)支路預(yù)測，可設(shè)置指令及數(shù)據(jù)緩沖，動態(tài)支路預(yù)測，Nios II處理器定制指令擴展了CPU指令集，提高對時間要求嚴格的軟件運行速度，從而能夠大大提高系統(tǒng)性能。采用定制指令可以實現(xiàn)傳統(tǒng)處理器無法達到的最佳系統(tǒng)性能。

　　Nios II系列處理器支持多達256條的定制指令，加速通常由軟件實現(xiàn)的邏輯和復(fù)雜數(shù)學(xué)算法支持固定和可變周期操作，其向?qū)Чδ軐⒂脩暨壿嬜鰹槎ㄖ浦噶钶斎胂到y(tǒng)，自動生成便于在開發(fā)人員代碼中使用的軟件宏功能。

　　●Avalon交換架構(gòu)

　　Avalon交換架構(gòu)的同時多主機體系結(jié)構(gòu)提高了系統(tǒng)帶寬，消除了帶寬瓶頸（圖4）。采用Avalon交換架構(gòu)，每個總線主機均有自己的專用互聯(lián)，總線主機只需搶占共享從機，而不是總線本身。每當(dāng)系統(tǒng)加入模塊或者外設(shè)接入優(yōu)先權(quán)改變時，SOPC Builder利用最少的FPGA資源，產(chǎn)生新的最佳Avalon交換架構(gòu)。Avalon交換架構(gòu)支持多種系統(tǒng)體系結(jié)構(gòu)，如單主機/多主機系統(tǒng)，可實現(xiàn)數(shù)據(jù)在外設(shè)與性能最佳數(shù)據(jù)通道之間的無縫傳輸。