成功與否— 關鍵在于比較器

摘要： 本文結(jié)合應用實例，說明了如何利用比較器實現(xiàn)高性能電路的設計。
關鍵詞： 比較器；運算放大器；電路設計

　　要作出一個明智的決策，絕對不是容易的事。挑選比較器的過程即是如此。選擇一個合適的比較器必須精通比較器的應用場合、原理及類型。從2005年到2006年，比較器的市場增長已超過了20%，但比較器在放大器整體市場中所占的份額僅為10%。

　　查閱維基百科便會發(fā)現(xiàn)大家熟知的雙路/四路比較器LM393/LM339排名很靠前。事實上，這兩個比較器也是現(xiàn)今業(yè)內(nèi)使用最為普遍的器件系列之一。原因為何？如果單從經(jīng)濟角度考慮，運算放大器也可用作比較器，但這樣的做法是否可行？比較器的關鍵特性是什么？這些特性對于什么樣的應用最重要？

本文將解答上述疑問，并結(jié)合應用實例，說明如何利用比較器實現(xiàn)高性能電路的設計。

　　什么是比較器？它和放大器有什么不同？

　　我們從工程學教程里了解到，運算放大器需要三個內(nèi)部級才能發(fā)揮出最佳性能，比如實現(xiàn)高輸入阻抗、低輸出阻抗和高增益等。三個內(nèi)部級分別是差分輸入級、增益級(有或沒有內(nèi)部頻率補償)和輸出級。這種基本的體系結(jié)構已經(jīng)沿用了好幾十年。早期，運算放大器曾作為數(shù)學運算的基本器件，主要以電壓和電壓信號來作標識。在反饋應用中，通過配置放大器周邊的無源或有源器件，可以令系統(tǒng)執(zhí)行加、減、乘、除和對數(shù)等運算。

　　比較器其實可看成一個能夠作邏輯 “決策”的邏輯輸出電路。換句話說，它可把輸入信號與已定義的參考電平進行比較。比較器的邏輯輸出功能可以幫助用戶設計具有多樣化的額外功能的模擬電路。而且，無論是高速ADC、SAR型ADC還是Sigma-Delta ADC，比較器都是組建集成ADC的內(nèi)部基本而又關鍵的模塊。

　　在LM339的數(shù)據(jù)表中，列出了大量的應用。這基本上可以解釋其在過去30年中為何被業(yè)界廣泛地采用。以下列出LM339的一些常見應用：

　　·邏輯電平平移；
　　·過零檢測/觸發(fā)電路；
　　·電壓信號/電源電壓監(jiān)察；
　　·Window比較器、施密特觸發(fā)器；
　　·振蕩器；
　　·時鐘緩沖器；
　　·互導放大器。

　　比較器的基本體系結(jié)構和大部份的參數(shù)屬性都與運算放大器類似。因此，運算放大器也可充當比較器。但放大器并不是專門針對比較功能而開發(fā)的，而且放大器的數(shù)據(jù)表一般都不保證這項功能可否正常實現(xiàn)。運算放大器與比較器的最大分別在于比較器是開環(huán)設計，沒有反饋環(huán)節(jié)，而且輸出會在任何一條電源軌的范圍內(nèi)顯示差分輸入信號的極性。

　　此外，比較器一般都會被設計成 “過壓驅(qū)動”(overdriven)，意思是它可經(jīng)常處理較大的差分輸入電壓。相反，對于運算放大器而言，它通常被設計成在較小的信號和差分電壓下運行，而這里的反饋概念通常都含有 “過驅(qū)” 意義，這樣會導致開環(huán)配置中的輸入出現(xiàn)飽和效應。如果將輸入的極性倒轉(zhuǎn)，則過驅(qū)時產(chǎn)生的輸入級的飽和會導致信號的傳播具有一定的延遲或相位滯后。

　　再者，對于較大的差分輸入電壓來說，運算放大器的輸出很容易到達極限輸出，從而啟動保護功能。保護功能的啟動將會導致輸入阻抗的量級明顯下降，迫使過量的電流涌到輸入級，造成過載，甚至過熱。如果在設計上沒有保護的措施，那便可能導致整個器件損毀。因此，在器件的數(shù)據(jù)表，通常都會提供器件的最大輸入電流的額定值，以幫助設計人員決定用多少附加輸入電阻。

　　比較器和運算放大器之間最基本的區(qū)別就是他們具有不同的輸出級結(jié)構。開漏或開集(以MOSFET為例)輸出都有一個可用作輸出但卻不內(nèi)部連接到V+的節(jié)點，而一個連接正電源電壓的外部電阻器會在晶體管被關閉時將輸出拉成 “高”。這個外部電壓可以高于VCC，并且允許電平移位或可通過平行數(shù)個器件的兩個或更多個輸出來達到所謂的  “Wired-Or”2 功能 。假如內(nèi)部的晶體管啟動，一個細小的電流會從外部電源經(jīng)過上拉電阻器流進器件輸出，并令輸出電壓級轉(zhuǎn)換成 “低” 和接近VCE (雙極晶體管中的集極-發(fā)射極電壓)。

　　比較器通常都不進行頻率補償功能，因此其工作速度相當高，同時開關時間也在某程度上取決于 “過驅(qū)”的程度。圖1表示出當衡量一個輸出狀態(tài)變化時的差分輸入電壓。從圖中可看出過驅(qū)需要高于失調(diào)電壓才可以保證比較器有效地進行工作。一般來說，較大的過驅(qū)可加快開關時間。
比較器一般都以參數(shù)值和/或功能來分類，例如：

圖1  輸入過驅(qū)和相關的傳播延遲消散

　　·通用比較器；
　　·高速比較器(傳播延遲少于50毫微秒)；
　　·低壓比較器(電源電壓VCC低于5V)；
　　·微功率比較器(靜態(tài)電流低于20微安)；
　　·集成參考的比較器。

　　比較器的特性取決于其類別，分別為：
　　·傳播延遲—由施加一個差分信號與切換狀態(tài)的輸出級之間的時間延遲 (例如是50%)。

　　·內(nèi)部或外部滯后— 滯后是一種介乎低到高開關電壓和高到低開關電壓之間的設計預算中或需激活的差別。有些比較器具備可調(diào)節(jié)滯后水平的功能，方法是通過在指定的引腳上施加電壓。

　　·上升及下降時間—一般是輸出電壓的10%至90%的時間，并且上升和下降緣的時間可以有差別，假如這情況出現(xiàn)，那將會導致輸出的周期時間會相對于輸入信號而改變。

　　·觸發(fā)率—指在某一個頻率下，比較器的輸出可以跟隨輸入的狀態(tài)來變化。

　　·消散—量度傳播延遲變化的參數(shù)。

　　·抖動—可以是隨機或事前決定，負責量度信號緣在時間上的不定性。

將運算放大器作為比較器使用

　　由于運算放大器一般都是雙路/四路的配置，用戶可以考慮將多出來的放大器做為比較器來用。如前所述，此時有不少地方需注意。首先，時間選擇很關鍵。當把運算放大器用作比較器時，其本身的增益帶寬乘積、群延遲和壓擺率等參數(shù)很可能會因內(nèi)部頻率補償和飽和效應而誤產(chǎn)生變化。對于優(yōu)化的單器件來說，這種應用不失為一種經(jīng)濟增值方案?？墒?，對于比較復雜和可能阻礙性能發(fā)揮的四路器件來說，這種方案不但所占的空間較多，而且需要花費更多時間測試和調(diào)試以確

　　保運算放大器的特性能夠配合。運放用作比較器時需要注意以下幾點：
　　
　　·細閱數(shù)據(jù)表上敘述的運放拓撲和提示信息。
　　·注意源阻抗、共模輸入范圍和差分輸入范圍。
　　·放大器在過驅(qū)時的開關速度并計劃為這參數(shù)進行大型擴展。
　　·注意溫度變化帶來的影響。
　　·通過檢查負載阻抗、電源水平和電路的穩(wěn)定性來確保輸出已正確地連接到下一級。
　　·小心處理電路的設計和布局，例如即使只有很微量的輸出通過分布電容和/或高輸入阻抗被正反饋引入到輸入端，都有可能引起振蕩。

現(xiàn)代高速比較器

　　現(xiàn)今業(yè)界常用的比較器大多數(shù)是經(jīng)過優(yōu)化設計的，可為系統(tǒng)帶來增值效益。最普遍的比較器應用類別是電平平移?，F(xiàn)今，TTL和CMOS邏輯電平均已被廣泛采用。對于高速應用而言，還可采用ECL(發(fā)射極耦合邏輯)、RSPECL(擺幅削減正發(fā)射極耦合邏輯)或LVDS(低壓差分信號)。當需要從電纜和線路連接IC和FPGA，或在背板內(nèi)的信號速度處于由每秒數(shù)百兆位至數(shù)千兆位的高速范圍時，上述方案便會成為首選。LMH7220和 LMH7322便是可用作為高速/超高速電平比較變換的高速比較器件。

　　圖2表示出一個LMH7322雙高速比較器，并且以ECL變換到RSPECL的轉(zhuǎn)換器方式實現(xiàn)。ECL高速邏輯已經(jīng)沿用了很多年，尤其是供軍事或測量用以及工業(yè)用的高檔設置，而且它們屬于負電壓電平參考信號(-5.2V接地)，難以連接到其它分離電源或單電源系統(tǒng)。幸而，LMH7322不單可有效解決上述的問題，與此同時比較起一般的邏輯電平移位器，它可提供給設計人員更大的自由度。該比較器在輸入和輸出電路上擁有不同的電源引腳，而其電源可以是由2.7V至12V的單一電源，又或是由±6V至±1.35V的分離電源。器件在輸入時的共模范圍可超出最低的電源電平200mV，從而令能在如此低的輸入信號電平下感測到細微的信號。在高邊上，共模范圍受到1.5V的VCCI的限制，但需配合2.7V的VCCI和VCCO，還是有可能在輸出上提供PECL邏輯電平。

圖2  ECL 到 RSPECL 的電平變換