基于AT27C1024的可變信號(hào)源設(shè)計(jì)

引言

　　隨著工業(yè)測(cè)試領(lǐng)域?qū)π盘?hào)源靈活性要求的不斷深入，各種利用當(dāng)前先進(jìn)技術(shù)所設(shè)計(jì)的信號(hào)發(fā)生器也有了較為成熟的發(fā)展，但因體積較大使得攜帶不便，同時(shí)也沒有相應(yīng)針對(duì)某一特定測(cè)試系統(tǒng)的信號(hào)源。為了適應(yīng)這一需求，采用由ATMEL公司生產(chǎn)的1Mbit的大容量存儲(chǔ)器AT27C1024，通過C8051F060控制，并充分利用其可以閃速讀取的優(yōu)勢(shì)通過查表方式設(shè)計(jì)出了針對(duì)檢波器測(cè)試儀所用的可變信號(hào)源。

AT27C1024主要特性
AT27C1024概述

　　AT27C1024是由ATMEL公司所生產(chǎn)的低功耗、高性能64K 16位的一次性快速可編程只讀存儲(chǔ)器，采用高可靠性的CMOS工藝，具有2000V靜電放電保護(hù)功能，200mA的封鎖免疫措施，主要采用了PDIP、PLCC和VSOP三種封裝形式。AT27C1024在正常工作模式下只需5V供電，讀取任何地址字的時(shí)間少于45ns，從而消除在了讀取速度上的延時(shí)等待問題。在讀模式下，所消耗電流的典型值是15mA，由于采用兩線的控制方式也減少了高速系統(tǒng)中對(duì)總線的競(jìng)爭(zhēng)。由于自身高密度64K的字容量，AT27C1024允許固件在沒有其他大容量存儲(chǔ)介質(zhì)所存在的延時(shí)情況進(jìn)行存儲(chǔ)和讀取。另外為了保證AT27C1024的高性能和高效率，采用了“快速編程算法”以減少編程所需時(shí)間并確保對(duì)器件的可靠編程，典型的編程時(shí)間每個(gè)字單元僅100μs。

AT27C1024控制方式

　　AT27C1024有多種操作模式，其中最常用的是編程模式和讀模式。在編程模式下，即寫入數(shù)據(jù)時(shí)，AT27C102采用“快速編程算法”，寫入之前必須保證VCC供電6.5V左右，VPP端供電在13V左右。先確定器件的起始地址，對(duì)每個(gè)地址在沒有驗(yàn)證的情況通過一個(gè)100μs的PGM脈沖將連續(xù)的字?jǐn)?shù)據(jù)寫入芯片，緊接著對(duì)所寫入對(duì)應(yīng)地址的數(shù)據(jù)執(zhí)行驗(yàn)證和重新編程的循環(huán)操作。驗(yàn)證過程中任一字單元需要10個(gè)連續(xù)100μs的PGM脈沖，之后如果該字單元未通過驗(yàn)證將被丟棄，反之則增加地址對(duì)下一個(gè)字單元進(jìn)行驗(yàn)證直至整個(gè)數(shù)據(jù)信息通過驗(yàn)證。驗(yàn)證到最后一個(gè)地址后，將VCC和VPP均降至5V供電，連續(xù)讀取所有數(shù)據(jù)并與原始數(shù)據(jù)進(jìn)行比較，完全相同則認(rèn)為操作成功；讀模式下PGM和CE端口均應(yīng)為高電平，通過地址線穩(wěn)定要讀取數(shù)據(jù)的地址后，產(chǎn)生一個(gè)大于2μs的低電平脈沖信號(hào)就可以實(shí)現(xiàn)快速讀入數(shù)據(jù)，這一過程的VCC和VPP均可采用5V供電，本設(shè)計(jì)就是充分利用這一特性，實(shí)現(xiàn)快速查表功能。操作流程圖如圖1所示。

可變信號(hào)源原理

整體方案

　　為了充分滿足在檢波器測(cè)試儀所需的多種信號(hào)，先通過在外圍電路中利用ADS1255以3K的采樣率采集若干周期的1Hz、3Hz、6Hz、10Hz、12Hz、15Hz、18Hz、20Hz、30Hz、40Hz、50Hz的標(biāo)準(zhǔn)正弦信號(hào)，通過C8051F060進(jìn)行控制將上述數(shù)據(jù)寫入AT27C1024對(duì)應(yīng)地址段；同樣在實(shí)際應(yīng)用于檢波器測(cè)試儀時(shí)為了得到所需頻率信號(hào)，可以通過查表方式讀取AT27C1024對(duì)應(yīng)地址段的數(shù)據(jù)，并利用C8051F060自帶的D/A轉(zhuǎn)換器對(duì)信號(hào)進(jìn)行還原，整個(gè)系統(tǒng)的硬件電路如圖2所示，這種設(shè)計(jì)結(jié)構(gòu)充分利用AT27C1024能夠閃速讀取的特性，從而極大程度上降低了查表的時(shí)間，讀取的數(shù)據(jù)不經(jīng)其他操作直接傳送至D/A，保證了整個(gè)還原過程的時(shí)間縮至最短。

降低系統(tǒng)誤差措辭

　　為了盡量消除系統(tǒng)中C8051F060在執(zhí)行寫操作和讀取數(shù)據(jù)通過自帶D/A進(jìn)行轉(zhuǎn)換的干擾和誤差，其供電部分接入AS1117對(duì)5V電源進(jìn)行轉(zhuǎn)換和穩(wěn)壓，并且各部分均并聯(lián)連接10μF和0.1μF電容，用于濾除地線干擾和電源紋波，詳細(xì)電路設(shè)計(jì)分別如圖3和圖4所示。同樣對(duì)于AT27C1024為了極大程度消除外圍電路干擾，設(shè)計(jì)中采用獨(dú)立的電源和并入濾波電容，同時(shí)采用電壓轉(zhuǎn)換芯片7805對(duì)接入的13V電壓進(jìn)行轉(zhuǎn)換以穩(wěn)定和滿足AT27C1024在讀取數(shù)據(jù)時(shí)所需的5V電壓，具體電路如圖5所示。

系統(tǒng)軟件設(shè)計(jì)

　　為了實(shí)現(xiàn)對(duì)信號(hào)源的有效控制，尤其是對(duì)不同頻率信號(hào)的選擇，加之為方便在檢波器測(cè)試儀的觸摸屏中進(jìn)行選操作，設(shè)計(jì)中主要通過編程利用合理的算法實(shí)現(xiàn)上述功能。此部分為了盡量減少代碼空間，主要通過定義各頻率信號(hào)在AT27C1024的起始地址為元素的指針數(shù)組，由于各頻率信號(hào)在AT27C1024中對(duì)應(yīng)的是互不干擾的地址段，因此可以連續(xù)讀取的方式直接送入C8051F060自帶D/A，詳細(xì)的程序流程如圖6所示。

系統(tǒng)應(yīng)用與測(cè)試

　　由于本信號(hào)源的應(yīng)用對(duì)象是檢波器測(cè)試儀，它主要通過選擇特定頻率的信號(hào)輸入檢波器回路，由于是通過查表讀取標(biāo)準(zhǔn)信號(hào)源輸入D/A還原的，從而排除了系統(tǒng)中外圍硬件電路的各種干擾，極大程度上滿足了檢波器測(cè)試儀對(duì)信號(hào)源穩(wěn)定性的高要求。為了不受檢波器自身的微小震動(dòng)帶來的雜波信號(hào)干擾，需要在硬件中接入適當(dāng)?shù)臑V波器。對(duì)整個(gè)系統(tǒng)各頻率信號(hào)源的測(cè)試結(jié)果如表1所示。

結(jié)論

　　本設(shè)計(jì)電路體積小、速度快、穩(wěn)定性高、抗干擾能力強(qiáng)，完全滿足檢波器測(cè)試儀的需求條件。針對(duì)這一設(shè)計(jì)方式，可以利用AT27C1024的大容量、可快速讀取的特點(diǎn)，設(shè)計(jì)出適合各種設(shè)備的專用信號(hào)源，從而解決普通信號(hào)源與系統(tǒng)配合使用時(shí)抗干擾能力差、攜帶不便的缺點(diǎn)。