基于XC2C64A芯片的無(wú)線錄井絞車(chē)信號(hào)檢測(cè)電路設(shè)計(jì)

　　根據(jù)如上的設(shè)計(jì)原理，采用Xilinx公司的EDA軟件ISE和模塊化設(shè)計(jì)[4]的方法設(shè)計(jì)了無(wú)線錄井絞車(chē)信號(hào)的檢測(cè)電路，其頂層設(shè)計(jì)電路如圖2所示，該電路包括兩個(gè)子模塊：倍頻、鑒相子模塊jch_4f_dir，具有4倍頻和方向鑒別功能;16位二進(jìn)制可控加減計(jì)數(shù)與數(shù)據(jù)接口子模塊countud，具有加/減計(jì)數(shù)(由方向鑒別信號(hào)控制)和MCU選擇讀取高/低8位計(jì)數(shù)數(shù)據(jù)等功能。該電路在XC2C64A-7VC44I器件[5]上進(jìn)行了下載測(cè)試。

　　圖2 絞車(chē)信號(hào)四倍頻、鑒相與計(jì)數(shù)頂層電路圖

　　A、B、AA、BB、AU、AD、BU、BD共8路信號(hào)經(jīng)過(guò)如圖3中左側(cè)所示的倍頻電路，產(chǎn)生4倍頻的脈沖信號(hào)，給后面的計(jì)數(shù)器提供計(jì)數(shù)時(shí)鐘信號(hào);如圖3中右上側(cè)所示的由與非門(mén)組成的RS觸發(fā)器，是鑒相(方向鑒別)電路，可以得到反映絞車(chē)傳感器A、B兩相信號(hào)到達(dá)先后的方向信號(hào)A_B_DIR。假設(shè)絞車(chē)正轉(zhuǎn)，A超前B，A_B_DIR=1;絞車(chē)反轉(zhuǎn)， B超前A，A_B_DIR=0。

　　鑒相(方向)信號(hào)A_B_DIR一方面連接到二選一數(shù)據(jù)選擇器的選擇輸入端S0，用來(lái)控制A4F_OUT和B4F_OUT選通到如圖2右側(cè)所示的計(jì)數(shù)器countud進(jìn)行計(jì)數(shù)，當(dāng)A_B_DIR=1(A超前B)時(shí)，clk=A4F_OUT(有脈沖輸出);當(dāng)A_B_DIR=0(B超前A)時(shí)clk= B4F_OUT(有脈沖輸出);同時(shí)，A_B_DIR也控制計(jì)數(shù)器進(jìn)行加法(A_B_DIR=0)或減法(A_B_DIR=1)計(jì)數(shù)。

　　圖3絞車(chē)信號(hào)四倍頻與鑒相電路圖

　　16位二進(jìn)制加/減計(jì)數(shù)器的主要功能設(shè)計(jì)描述如下所示(采用Verilog HDL)。其中，clk是計(jì)數(shù)時(shí)鐘輸入端，clr是異步清零端，dir是加減計(jì)數(shù)控制端：dir=1，減法計(jì)數(shù)，dir=0，加法計(jì)數(shù);sel是計(jì)數(shù)數(shù)據(jù)讀取控制端，由單片機(jī)給出的選擇信號(hào)實(shí)現(xiàn)高8位、低8位的計(jì)數(shù)數(shù)據(jù)輸出，sel=0，低8位，sel=1，高8位。

　　無(wú)線錄井絞車(chē)倍頻、鑒相與計(jì)數(shù)電路的仿真測(cè)試

　　在Xilinx的ISE環(huán)境下對(duì)倍頻、鑒相子模塊jch_4f_dir的仿真波形圖示于圖4。該波形是絞車(chē)傳感器輸出B相波形超前A相波形90°時(shí)的仿真結(jié)果。此時(shí)，倍頻輸出信號(hào)B4fout與A(或B)信號(hào)的頻率成4倍關(guān)系，鑒相(方向鑒別)輸出信號(hào)Dir=0，這與前面的原理分析完全一致。

　　圖4 B超前A的四倍頻與鑒相輸出信號(hào)波形圖