多路同步串口的FPGA傳輸實現(xiàn)
加入技術(shù)交流群
為驗證各控制信號的時序邏輯，做如下仿真：FPGA接收及緩存數(shù)據(jù)。仿真的時序如圖6所示。data_temp0~data_temp7 為接收模塊的移位寄存器，在frame的下降沿時將數(shù)據(jù)寫入各自的R_FIFO中;R_FIFO中的數(shù)據(jù)依次通過寄存器data_m寫入S_FIFO中。8次寫入后，一輪緩存即結(jié)束，等待下次請求。
圖6 FPGA接收及緩存數(shù)據(jù)時序仿真圖
EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應用 > 多路同步串口的FPGA傳輸實現(xiàn)
為驗證各控制信號的時序邏輯，做如下仿真：FPGA接收及緩存數(shù)據(jù)。仿真的時序如圖6所示。data_temp0~data_temp7 為接收模塊的移位寄存器，在frame的下降沿時將數(shù)據(jù)寫入各自的R_FIFO中;R_FIFO中的數(shù)據(jù)依次通過寄存器data_m寫入S_FIFO中。8次寫入后，一輪緩存即結(jié)束，等待下次請求。
圖6 FPGA接收及緩存數(shù)據(jù)時序仿真圖
評論