可調(diào)高效多通道高性能分集接收機(jī)
作者：Philip Pratt 德州儀器 (TI) 高速 ADC 系統(tǒng)工程師
時間：2009-05-21
來源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢
為什么選擇8通道 ADC
本文引用地址：http://butianyuan.cn/article/94616.htm就使用分集的雙通道 ZIF 接收機(jī)而言，需要使用8個 ADC(請參見圖 1)。如果使用了四個 12 位雙通道 ADC，每條通道都有并行數(shù)據(jù)輸出，且差不多會有 100 條數(shù)據(jù)線路需要布線，并被連接至現(xiàn)場可編程門陣列 (FPGA)。此外，還需要為 ADC 安排4個時鐘。單是從封裝角度來說，4個9×9mm、12 位雙通道 ADC 就要占用 320mm2以上的板級空間。另外，約100條數(shù)據(jù)線路的布線輕易就會使所需板級空間增加1倍，同時在 FPGA 上也要求相同數(shù)量的數(shù)據(jù)輸入。很明顯，推薦使用一個8通道 ADC，那么采用單個封裝的8個 ADC 的功耗和數(shù)據(jù)線路又如何呢?
圖1 雙通道分集ZIF接收機(jī)
為什么選擇串行8通道 ADC
評論