賽靈思交付行業(yè)首個目標設(shè)計平臺

　　賽靈思基礎(chǔ)平臺

　　“賽靈思基礎(chǔ)平臺是一個完整的FPGA 開發(fā)環(huán)境，反映了傳統(tǒng)硬件設(shè)計人員的工作方式。該平臺使設(shè)計人員能立即獲得新型 Spartan-6 或 Virtex-6 FPGA 系列、工具、IP 及開發(fā)板，而且實現(xiàn)智能集成，大大提高他們的工作效率。”賽靈思全球營銷與業(yè)務(wù)發(fā)展高級副總裁 Vin Ratford 先生介紹說，“設(shè)計人員可利用通用 IP 和參考設(shè)計縮短設(shè)計時間，提高工作效率，這種優(yōu)勢顯然大大優(yōu)于傳統(tǒng)按需購買的設(shè)計方法。通過縮短開發(fā)應(yīng)用基礎(chǔ)設(shè)施所需的時間，設(shè)計人員得以把更多的時間用于下一代系統(tǒng)的創(chuàng)新，為他們的設(shè)計帶來更多的價值。”

 

　　賽靈思基礎(chǔ)目標設(shè)計平臺或基礎(chǔ)平臺旨在滿足邏輯和連接設(shè)計人員的需求，其評估套件涵蓋了幾乎所有系統(tǒng)設(shè)計所需的基本構(gòu)建模塊，可滿足多種不同市場和應(yīng)用需求?；A(chǔ)平臺中集成了預(yù)驗證的關(guān)鍵系統(tǒng)功能，通過充分協(xié)同使用這些功能，設(shè)計人員可將傳統(tǒng)設(shè)計方法所需的開發(fā)時間縮短一半。參考設(shè)計可引導(dǎo)設(shè)計人員采用最佳實踐方法，把定制元素集成到基礎(chǔ)設(shè)計中，并實施諸如 DDR2 與 DDR3存儲器接口、高速串行 I/O 以及片上時鐘資源等各種高級特性。而開發(fā)板示意圖及布局文件則有助于進一步優(yōu)化他們的設(shè)計工作。