基于Actel FPGA的PWM IP的應(yīng)用

　　(2) PWM的優(yōu)點(diǎn)

　　PWM的優(yōu)點(diǎn)是從處理器到被控系統(tǒng)信號(hào)都是數(shù)字形式的，無(wú)需進(jìn)行數(shù)模轉(zhuǎn)換。讓信號(hào)保持為數(shù)字形式可將噪聲影響降到最小，噪聲只有在強(qiáng)到足以將邏輯1改變?yōu)檫壿?或?qū)⑦壿?改變?yōu)檫壿?時(shí)，才能對(duì)數(shù)字信號(hào)產(chǎn)生影響。這也是在某些時(shí)候?qū)?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/PWM">PWM用于通信的主要原因，從模擬信號(hào)轉(zhuǎn)向PWM可以極大地延長(zhǎng)通信距離。在接收端，通過(guò)適當(dāng)?shù)腞C或LC網(wǎng)絡(luò)可以濾除調(diào)制高頻方波并將信號(hào)還原為模擬形式。

　　(3) CorePWM的結(jié)構(gòu)框圖

　　CorePWM的內(nèi)部結(jié)構(gòu)框圖如圖 2所示。它主要由時(shí)間基準(zhǔn)發(fā)生器、PWM波形發(fā)生器和寄存器接口等模塊組成。

　　● 時(shí)間基準(zhǔn)發(fā)生器：接收PRESCALE和PERIOD寄存器的值，并產(chǎn)生一個(gè)0～255的周期計(jì)數(shù)。

　　● PWM波形發(fā)生器：用輸入周期計(jì)數(shù)器和上升、下降沿寄存器的值進(jìn)行比較，當(dāng)計(jì)數(shù)值等于任何一個(gè)邊沿寄存器的值的時(shí)候，就會(huì)產(chǎn)生一個(gè)相應(yīng)的PWM波形輸出，并且中斷寄存器將會(huì)被更新。

　　● 寄存器接口：主要是提供PWM內(nèi)核的APB總線協(xié)議的接口。