首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 半導體的性能

半導體的性能 文章 進入半導體的性能技術社區(qū)

線邊緣粗糙度(LER)如何影響先進節(jié)點上半導體的性能

  • l  介紹 由后段制程(BEOL)金屬線寄生電阻電容(RC)造成的延遲已成為限制先進節(jié)點芯片性能的主要因素[1]。減小金屬線間距需要更窄的線關鍵尺寸(CD)和線間隔，這會導致更高的金屬線電阻和線間電容。圖1對此進行了示意，模擬了不同后段制程金屬的線電阻和線關鍵尺寸之間的關系。即使沒有線邊緣粗糙度(LER)，該圖也顯示電阻會隨著線寬縮小呈指數級增長[2]。為緩解此問題，需要在更小的節(jié)點上對金屬線關鍵尺寸進行優(yōu)化并選擇合適的金屬材料。除此之外，線邊緣粗糙度也是影響電子表面散射和金屬線電阻率
  • 關鍵字： 線邊緣粗糙度  LER  先進節(jié)點  半導體的性能  
共1條 1/1 1

半導體的性能介紹

您好，目前還沒有人創(chuàng)建詞條半導體的性能!
歡迎您創(chuàng)建該詞條，闡述對半導體的性能的理解，并與今后在此搜索半導體的性能的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473